[发明专利]两步TDC的全时间域误差校正电路

摘要

本发明涉及集成电路设计领域，为解决两步时间数字转换器中粗细量化间传输延时失配所造成的误差而提出的校正方法，相较于过量化的传统校正方法，本发明不仅可以有效地解决传输延时失配误差，扩展了误差校正范围，而且避免了对细量化面积或者转换时间的加倍，本发明采取的技术方案是，两步TDC的全时间域误差校正电路，由一个两输入与门、一个粗量化计数器、一个双边沿D触发器、一个下降沿D触发器、一个三输入或非门和一个三输入与门构成；计数开始Start信号与计数结束Stop信号是并行输入到粗细量化中，粗量化计数器为低电平触发。本发明主要应用于集成电路设计制造。

主权项

一种两步TDC的全时间域误差校正电路，其特征是，由一个两输入与门、一个粗量化计数器、一个双边沿D触发器、一个下降沿D触发器、一个三输入或非门和一个三输入与门构成；计数开始Start信号与计数结束Stop信号是并行输入到粗细量化中，粗量化计数器为低电平触发，计数器的最低位输出C0连接至双边沿D触发器的时钟端，同时将两个输入信号Start和信号通过两输入与门产生的Stop_c信号连接至该双边沿D触发器的数据端；Stop_c信号还决定着粗量化计数器的使能，且用来表示到达粗量化的Stop信号；Stop_c信号连接至下降沿D触发器的时钟端，Stop_ST1信号连接至下降沿D触发器的数据端，Stop_ST1信号表示到达细量化的Stop信号；计数器每一次输出时，双边沿D触发器都将采集Stop_c信号的状态，Stop_c信号每一次到达时，下降沿D触发器都将采集Stop_ST1信号电平；而Stop_ST1信号到达细量化模块时的时钟状态则通过提取细量化结果的最高位Fn实现，双边沿D触发器的输出QDFF和下降沿D触发器输出PDFF与Fn同时连接至一个三输入或非门和一个三输入与门以完成最后的逻辑判断；其中，三输入或非门输出端减一校正位C_sub置高，完成对粗量化结果的补偿减1操作；三输入与门的输出加一校正位C_add置高，完成对粗量化结果的补偿加1操作。