[发明专利]一种基于自适应LDPC码的NAND闪存差错控制器在审
| 申请号： | 201510098969.1 | 申请日： | 2015-03-05 |
| 公开（公告）号： | CN104810056A | 公开（公告）日： | 2015-07-29 |
| 发明（设计）人： | 姜小波;谭雪青;李振宁 | 申请（专利权）人： | 华南理工大学 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;H03M13/11 |
| 代理公司： | 广州市华学知识产权代理有限公司 44245 | 代理人： | 罗观祥 |
| 地址： | 510640 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于自适应LDPC码的NAND闪存差错控制器，包括码率为0.9的LDPC码编码器、码率为0.7的LDPC码编码器、码率为0.5的LDPC码编码器、第一选择器、码率为0.9的LDPC码译码器、码率为0.7的LDPC码译码器、码率为0.5的LDPC码译码器、第二选择器、擦写次数记录模块和NAND闪存控制器。所述的擦写次数记录模块的输入端连接NAND闪存控制器，输出端连接第一选择器和第二选择器。所述的第一选择器的输出端与NAND闪存控制器的数据输入接口相连，第二选择器的输入端与NAND闪存控制器的数据输出接口相连。本发明具有有效保证了NAND闪存的可靠性和延长了闪存的寿命等优点。 | ||
| 搜索关键词： | 一种 基于 自适应 ldpc nand 闪存 差错 控制器 | ||
【主权项】：
一种基于自适应LDPC码的NAND闪存差错控制器，其特征在于，包括：码率为0.9的LDPC码编码器、码率为0.7的LDPC码编码器、码率为0.5的LDPC码编码器、第一选择器、码率为0.9的LDPC码译码器、码率为0.7的LDPC码译码器、码率为0.5的LDPC码译码器、第二选择器、擦写次数记录模块和NAND闪存控制器；所述的码率为0.9的LDPC码编码器、码率为0.7的LDPC码编码器和码率为0.5的LDPC码编码器均作为第一选择器的输入端；所述的码率为0.9的LDPC码译码器、码率为0.7的LDPC码译码器和码率为0.5的LDPC码译码器均作为第二选择器的输出端；所述的擦写次数记录模块的输入端连接NAND闪存控制器，第一选择器和第二选择器均与输出端连接；所述的第一选择器的输出端与NAND闪存控制器的数据输入接口相连，第二选择器的输入端与NAND闪存控制器的数据输出接口相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华南理工大学，未经华南理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510098969.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种嵌入式零件保护器
- 下一篇：刻录系统及刻录方法
