[发明专利]LED发送卡级联接口

摘要

本发明涉及一种LED发送卡级联接口，包括物理层和链路层，物理层包括第一连接器、均衡芯片、第二连接器，链路层包括SERDES IP核、数据解绑定模块、数据解码模块、第一时钟域转换模块、第二时钟域转换模块、数据编码模块。本发明基于高速SERDES接口进行设计，支持SERDES串行链路，数据带宽高；包括物理层和链路层，简化了LED发送卡级联接口的硬件电路，可靠性高，易于实现。在传输图像较大时，相较于现有技术中LED发送卡级联接口电路较复杂的缺陷，本发明实现的LED发送卡级联接口的电路简单，且能保证大图像数据的高效传输。

主权项

一种LED发送卡级联接口，其特征在于，包括物理层和FPGA上的链路层，物理层包括第一连接器、均衡芯片、第二连接器，链路层包括SERDES IP核、数据解绑定模块、数据解码模块、第一时钟域转换模块、第二时钟域转换模块、数据编码模块；第一连接器接收上一级发送卡或信号源发送的图像数据，将图像数据通过各SERDES链路发送至均衡芯片；均衡芯片对图像数据进行均衡处理，将均衡处理后的图像数据通过各SERDES链路发送至SERDES IP核；SERDES IP核对均衡处理后的各路图像数据进行处理，将处理后的各路图像数据发送至数据解绑定模块；数据解绑定模块根据处理后各路图像数据中的通道绑定码将各路图像数据对齐，并将对齐后的各路图像数据发送给数据解码模块；数据解码模块将对齐后的各路图像数据中的控制码元剔除，得到RGB数据，并发送给第一时钟域转换模块；第一时钟域转换模块将RGB数据转换到FPGA应用侧的时钟域；第二时钟域转换模块接收FPGA应用侧向链路层发送的图像RGB数据，将图像RGB数据转换到SERDES IP核的时钟域，并发送给数据编码模块；数据编码模块对时钟域转换后的图像RGB数据进行编码处理并发送给SERDES IP核；SERDES IP核将编码处理的图像RGB数据通过各SERDES链路发送至第二连接器；第二连接器将接收的图像RGB数据发送到下一级发送卡。