[发明专利]一种基于FPGA的EtherCAT主站装置

摘要

本发明公开了一种基于FPGA的EtherCAT主站装置，包括EtherCAT总线接口RJ45、网络隔离变压器、PHY芯片、FPGA模块和PCI/ARM扩展接口。FPGA模块通过PCI/ARM扩展接口接收到CPU传送给FPGA模块的数据，FPGA模块内部的EtherCAT协议驱动模块将CPU的指令数据进行封装和调度，组成数据帧发送给PHY芯片；PHY芯片将其转换为差分信号，发送在EtherCAT网络之中；各个从站收到EtherCAT数据帧后进行相应的处理后返回主站，在经过网络变压器和PHY芯片后，数据帧接收模块接收网络中的数据帧；在EtherCAT协议驱动模块中对数据帧进行解析提取有效数据供CPU来进行读取状态和反馈数据。本发明的装置可以实现与带有PCI接口或者ARM接口的CPU进行通信，具有平台兼容性好、稳定性高、效率高、实时性强等优势，对工业自动化控制具有重要的应用前景。

主权项

一种基于FPGA的EtherCAT主站装置，其通过利用FPGA的硬件特性和并行处理特性处理EtherCAT协议的数据链路层和应用层，从而实现在FPGA上集成EtherCAT的通信功能，并灵活地接入不同种类的CPU操作系统中集成具有EtherCAT工业以太网现场总线通信接口的功能，其特征在于，该装置包括PCI/ARM扩展接口(1)、FPGA模块(2)、PHY芯片(3)、网络隔离变压器(4)和EtherCAT总线接口RJ45(5)，其中，所述FPGA模块(2)通过所述PCI/ARM扩展接口(1)接收CPU传送给FPGA模块的数据，并通过其内部的EtherCAT协议驱动模块将CPU的指令数据按照EtherCAT协议进行封装和调度，组成EtherCAT数据帧在FPGA模块内通过数据帧发送模块发送给PHY芯片(3)；所述PHY芯片(3)将接收到的EtherCAT数据帧转换为差分信号，通过网络隔离变压器(4)后，将其发送至EtherCAT网络之中并利用所述EtherCAT总线接口RJ45(5)输入各从站；各个从站收到EtherCAT数据帧后进行相应的处理后返回主站，在经过网络隔离变压器(4)和PHY芯片(3)后，进入到FPGA模块(2)中，在该FPGA模块(2)中数据帧被解析，以供CPU进行读取状态和反馈数据；其中，所述EtherCAT协议驱动模块(23)包括反馈数据帧处理模块(231)、周期性指令处理模块(232)、应用程序命令响应模块(233)、应用程序命令处理模块(234)、生成数据帧命令模块(235)和控制收发数据帧寄存器启动数据帧发送模块(236)，其中，所述反馈数据帧处理模块(231)接收到CPU配置FPGA产生的中断周期信号后，首先进行上一周期返回周期性反馈数据的处理，然后根据接收寄存器的接收到的帧数来判断是否有非周期性数据帧，如果有则处理相应的非周期性反馈数据；当所述反馈数据帧处理模块(231)处理完反馈数据传递给应用程序操作接口(22)时，利用FPGA并行处理的特性同时触发所述周期性指令处理模块(232)和所述应用程序命令响应模块(233)，所述周期性指令处理模块(232)从所述应用程序操作接口(22)中的过程数据缓存区(223)中取出有效数据并按照EtherCAT帧标准生产周期性过程数据帧，同时所述应用程序命令响应模块(233)从应用程序操作接口(22)中的缓存数据中检查有无指令操作，如果有则进行响应模块的触发处理，进而组成本周期的非周期性数据帧，如无则本周期内不发送周期性数据帧；所述生成数据帧命令模块(235)接收到带发送的数据帧后，触发所述控制收发数据帧寄存器启动数据帧发送模块(236)，将指令数据帧发送出去。