[发明专利]一种高速缓冲存储器及路预测方法

摘要

本发明公开了一种高速缓冲存储器及路预测方法，其中，高速缓冲存储器包括多路组相联的数据高速缓冲结构和路预测单元，该路预测单元包括标志记录缓冲器和路记录缓冲器；标志记录缓冲器用于保存写入数据高速缓冲的标志位；路记录缓冲器用于保存该标志位所在路的信息；内核指令根据标志位信息和标志位所在路的信息，确定对多路组相联的数据高速缓冲中的一路或多路数据高速缓冲进行读取操作。本发明通过记录标志位信息和路信息，可以减少无关路的标志位存储器和数据存储器的读取操作，从而有效降低功耗。

主权项

一种高速缓冲存储器，包括多路组相联的数据高速缓冲结构，其特征在于，还包括：与所述多路组相联的数据高速缓冲结构连接的路预测单元，所述路预测单元包括标志记录缓冲器和路记录缓冲器；所述标志记录缓冲器，用于保存写入数据高速缓冲的标志位；所述路记录缓冲器，用于保存该标志位所在路的信息；内核指令根据所述标志位信息和所述标志位所在路的信息，确定对所述多路组相联的数据高速缓冲中的一路或多路数据高速缓冲进行读取操作；当内核指令的标志位写入到数据高速缓冲的标志位存储器时，如果所述标志记录缓冲器不包含该标志位，则对该标志位进行保存；同时，如果该内核指令要将标志位写入到所述多路组相联数据高速缓冲中的其中一路数据高速缓冲时，则将所述路记录缓冲器对应该路数据高速缓冲的相应比特位设置为第一电平；或当内核指令的标志位写入到数据高速缓冲的标志位存储器时，如果所述标志记录缓冲器已经包含该内核指令的标志位，则所述标志记录缓冲器保持不变；同时，如果该内核指令所要写入到一路数据高速缓冲的信息与所述路记录缓冲器中的信息一致，则所述路记录缓冲器保持不变；如果该内核指令所要写入到一路数据高速缓冲的信息与所述路记录缓冲器中的信息不一致，则将所述路记录缓冲器对应该路数据高速缓冲的相应比特位设置为第一电平。