[发明专利]基于高速DSP的通信板

摘要

本发明为了在确保传输路径畅通的前提下实现高速数据传输，提供了一种基于高速DSP的通信板，包括高速DSP芯片、电源芯片、存储芯片、通信芯片，所述高速DSP芯片和存储芯片均为多片，其中，所述各片高速DSP芯片中的至少一些以分时复用的方式对数据进行编码，并将编码后的数据轮流存储到多片存储芯片中的至少几个中，所述各片高速DSP芯片中的另一些的至少一部分用于监控网路负荷，且剩余的高速DSP芯片用于作为上述编码用的或上述监控用的DSP芯片的备用芯片。本发明采用分时复用的原理，对数据进行瀑布式处理，提高了数据在通信之前被编码的效率；能够根据网络的负荷情况确定通信的目标，从而降低了高速数据传输过程中可能经常遇到的网络阻塞的发生概率。

主权项

一种基于高速DSP的通信板，包括：高速DSP芯片、电源芯片、存储芯片、通信芯片，其特征在于，所述高速DSP芯片和存储芯片均为四片，其中，所述各片高速DSP芯片中的至少一些以分时复用的方式对数据进行编码，并将编码后的数据轮流存储到多片存储芯片中的至少几个中，所述各片高速DSP芯片中的另一些的至少一部分用于监控网路负荷，且剩余的高速DSP芯片用于作为上述编码用的或上述监控用的DSP芯片的备用芯片；其中，多路复用器根据PWM时序控制所述各高速DSP芯片的开启时序，PWM时序的周期为6T，则在0‑1T期间，首先，选通第一高速DSP芯片，使该第一高速DSP芯片处理0‑1T期间输入到该通信板的数据，即，对输入的数据进行编码；在该第一高速DSP芯片已经读取了0‑1T期间内输入的数据以后且尚处于其工作周期中时，一旦到达1T，则选通第三高速DSP芯片，使第三高速DSP芯片在1T‑2T期间监测通信芯片的负荷，即监测该通信芯片向哪些目标地址发送了数据，并获得其发送数据所采用的多个线程的工作状态；一旦到达2T，就选通第二高速DSP芯片，使得在2T‑3T期间，使该第二高速DSP芯片处理1T‑3T期间输入到该通信板的数据，即，对输入的数据进行编码；一旦到达3T，则选通第四高速DSP芯片，使得在3T‑4T期间，使该第四高速DSP芯片处理3T‑4T期间输入到该通信板的数据，即，对输入的数据进行编码；一旦到达4T，则选通第三高速DSP芯片，使第三高速DSP芯片在4T‑5T期间监测通信芯片的负荷，即监测该通信芯片向哪些目标地址发送了数据，并获得其发送数据所采用的多个线程的工作状态；一旦到达5T，就选通第二高速DSP芯片，使得在5T‑6T期间，使该第二高速DSP芯片处理4T‑6T期间输入到该通信板的数据，即，对输入的数据进行编码；经过上述6T这样的一个分时复用周期，每个高速DSP芯片都不会工作在超负荷状态，并且当上述分时复用周期多次重复，以处理被输入到该通信板的一组数据以后，各个高速DSP芯片的缓存都不会因数据量过大而出现处理器占用率过高、温度过热、整体数据编码能力下降的问题，从而提高了数据编码的速度和效率。