[发明专利]一种基于FPGA的微处理器PUF实现系统及其方法

摘要

本发明公开了一种基于FPGA的微处理器PUF实现系统及其方法，该实现系统包括PUF特性采集模块和数据流生成模块，该实现方法在FPGA平台上搭建ALU功能模块，在高频时钟条件下收集ALU功能模块的运算数据，以此来提取FPGA阵列上的随机时延作为该物理实体的标签。本发明克服了现有方案中需要配置适用于不同型号微处理器芯片的指令集以及时钟模块电路的缺陷，并且仅在FPGA平台上构建专用ALU单元模块，耗费资源比较少，因此对现有的微处理器PUF实现方案是一个有益的补充。

主权项

一种基于FPGA的微处理器PUF实现系统，其特征在于，包括PUF特性采集模块和数据流生成模块，其中PUF特性采集模块包括中央控制单元、时钟调整单元、ALU单元、串口通信单元，数据流生成模块包括判决单元和后处理单元；中央控制单元的输出端分别与时钟调整单元、ALU单元和串口通信单元的输入端连接，负责控制FPGA开发板上程序的运行，保证各个单元间能协调一致地工作；时钟调整单元的输出端分别与中央控制单元和ALU单元的输入端连接，负责产生PUF特性提取模块的系统时钟和ALU单元的超频时钟，并能对其进行实时调整；ALU单元的输出端与串口通信单元的输入端连接，该单元在高频时钟驱动下运行，其运行结果反映了FPGA开发板上传输线路的延时特性；串口通信单元的输出端与判决单元输入端连接，负责PUF特性采集模块和数据流生成模块间的通信；判决单元的输出端与后处理单元输入端连接，负责接收PUF特性采集模块传输的数据，并通过判决机制转换成二进制数据；后处理单元负责将接收与判决单元传输的二进制数据通过线性移位寄存器生成m序列，并输出定长二进制响应；所述时钟调整单元产生30个时钟频率点，从400MHz至545MHz，间隔5MHz；所述ALU单元包括加法运算单元、乘法运算单元和除法运算单元。