[发明专利]厚度减小且封装空间减小的半导体封装无效
| 申请号： | 201510125526.7 | 申请日： | 2015-03-20 |
| 公开（公告）号： | CN104934403A | 公开（公告）日： | 2015-09-23 |
| 发明（设计）人： | 劳伦斯·艾伦·戈德弗里;亚瑟·约翰·巴洛 | 申请（专利权）人： | 埃赛力达加拿大有限公司 |
| 主分类号： | H01L23/492 | 分类号： | H01L23/492;H01L23/49;H01L21/60 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 归莹;张颖玲 |
| 地址： | 加拿大*** | 国省代码： | 加拿大;CA |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及厚度减小且封装空间减小的半导体封装。由半导体材料形成的器件被配置为安装在具有衬底层引线附垫的衬底层表面上。器件包括具有电有源区的上平坦表面以及与上平坦表面基本平行放置的下平坦表面。层架区位于上平坦表面与下平坦表面之间，并且与有源区电连通的器件引线附垫位于层架区上。 | ||
| 搜索关键词： | 厚度 减小 封装 空间 半导体 | ||
【主权项】：
一种包括半导体材料的器件，所述器件被配置为安装在具有衬底层引线附垫的衬底层表面上并且包括：上平坦表面，进一步包括电有源区；下平坦表面，基本平行于所述上平坦表面放置并且与所述上平坦表面相隔一个器件高度；层架区，位于所述上平坦表面与所述下平坦表面之间，所述层架区的层架表面的层架高度小于所述器件高度；以及器件引线附垫，与所述有源区电连通，其中，所述器件引线附垫至少部分放置在所述层架区上，所述下平坦表面被配置为邻近所述衬底层放置，所述下平坦表面覆盖了所述衬底层表面除所述衬底层引线附垫之外的部分，并且所述器件被配置为经由所述器件引线附垫与所述衬底层引线附垫之间的电连接与所述衬底层电连通。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于埃赛力达加拿大有限公司，未经埃赛力达加拿大有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510125526.7/，转载请声明来源钻瓜专利网。
- 上一篇：重叠对准标记和具有该重叠对准标记的基片
- 下一篇：电子部件和引线框架
