[发明专利]一种浮栅闪存器件及其编译方法有效
| 申请号： | 201510128242.3 | 申请日： | 2015-03-23 |
| 公开（公告）号： | CN104716203B | 公开（公告）日： | 2017-11-10 |
| 发明（设计）人： | 顾经纶 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L29/788 | 分类号： | H01L29/788;H01L29/423;G11C16/10 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙)31275 | 代理人： | 吴世华,陈慧弘 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种浮栅闪存器件，包括具有源漏两端的P型衬底及分别并列位于衬底上下两侧的第一多晶硅栅、第一控制栅和第二多晶硅栅、第二控制栅，第一、第二控制栅与衬底之间分别设有第一、第二多晶硅浮栅；当编译时，将第一、第二多晶硅栅相连，且都施加等于器件阈值电压的多晶硅栅极电压，将第一、第二控制栅相连，且都施加高于器件阈值电压的相同控制栅极电压，对漏端施加正电压，对源端施加0V电压，以在第一、第二多晶硅栅其下衬底区域感应出较薄沟道电子层，在第一、第二控制栅其下衬底区域感应出较厚沟道电子层，并在漏端正电压的加速作用下，使从多晶硅栅感应出的电子被加速产生热电子，在控制栅的高电压作用下注入浮栅完成编译。 | ||
| 搜索关键词： | 一种 闪存 器件 及其 编译 方法 | ||
【主权项】：
一种浮栅闪存器件，其特征在于，包括：半导体衬底，其包括位于两端的N型掺杂的源端和漏端，位于中间的P型硅沟道；以及分别并列位于所述源端和漏端之间的所述衬底上下两侧的第一多晶硅栅、第一控制栅和第二多晶硅栅、第二控制栅，所述第一、第二控制栅与所述衬底之间分别设有第一、第二多晶硅浮栅，所述第一多晶硅栅、第一控制栅、第一多晶硅浮栅及衬底之间以及所述第二多晶硅栅、第二控制栅、第二多晶硅浮栅及衬底之间分别具有绝缘层；其中，当所述浮栅闪存器件编译时，通过将所述第一、第二多晶硅栅相连，且都施加等于器件阈值电压的多晶硅栅极电压，将所述第一、第二控制栅相连，且都施加高于器件阈值电压的相同控制栅极电压，同时，对所述漏端施加正电压，对所述源端施加0V电压，以在所述第一、第二多晶硅栅其下衬底区域和所述第一、第二控制栅其下衬底区域感应出沟道电子层，并在漏端正电压的加速作用下，使从所述第一、第二多晶硅栅感应出的电子被加速产生热电子，在所述第一、第二控制栅的高电压作用下注入所述第一、第二浮栅完成编译。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510128242.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
