[发明专利]一种时延对齐方法及设备有效
| 申请号： | 201510129263.7 | 申请日： | 2015-03-23 |
| 公开（公告）号： | CN104780036B | 公开（公告）日： | 2018-09-28 |
| 发明（设计）人： | 蔡志龙 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H04L7/00 | 分类号： | H04L7/00;H04B7/06 |
| 代理公司： | 深圳市深佳知识产权代理事务所(普通合伙) 44285 | 代理人： | 王仲凯 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种时延对齐方法及设备，用于解决芯片间数据的时延对齐问题。本发明实施例方法包括：分别配置主芯片和从芯片的第一级环路的随路定时，其中，第一级环路的随路定时时延补偿量与数据通路时延量一致；分别配置主芯片和从芯片的第一级环路的基准定时；分别获取主芯片的第一级环路的基准定时到随路定时的距离以及从芯片的第一级环路的基准定时到随路定时的距离，得到第一定时距离和第二定时距离；根据所述第一定时距离和所述第二定时距离计算得到第一数据时延差；根据所述第一数据时延差配置主芯片的第一数据时延补偿量，以完成主芯片和从芯片间第一级环路的数据时延对齐。 | ||
| 搜索关键词： | 一种 对齐 方法 设备 | ||
【主权项】：
1.一种时延对齐方法，其特征在于，包括：分别配置主芯片和从芯片的第一级环路的随路定时，其中，第一级环路的随路定时时延补偿量与数据通路时延量一致，以保证随路定时时延路径与数据处理时延完全一致；分别配置主芯片和从芯片的第一级环路的基准定时；分别获取主芯片的第一级环路的基准定时到随路定时的距离以及从芯片的第一级环路的基准定时到随路定时的距离，得到第一定时距离和第二定时距离；根据所述第一定时距离和所述第二定时距离计算得到第一数据时延差；根据所述第一数据时延差配置主芯片的第一数据时延补偿量，以完成主芯片和从芯片间第一级环路的数据时延对齐。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510129263.7/，转载请声明来源钻瓜专利网。
