[发明专利]半导体器件有效
| 申请号： | 201510145695.7 | 申请日： | 2010-04-15 |
| 公开（公告）号： | CN104835795A | 公开（公告）日： | 2015-08-12 |
| 发明（设计）人： | 本间琢朗;堀田胜彦;森山卓史 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L23/485 | 分类号： | H01L23/485;H01L21/60 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件，其包括：半导体衬底；多层接线层，形成在所述半导体衬底之上；第一绝缘膜，形成在所述多层接线层之上；焊盘，形成在所述第一绝缘膜上并且由层积膜形成，所述层积膜包括第一金属膜、形成在所述第一金属膜之上的第二金属膜、以及形成在所述第二金属膜之上的第三金属膜；以及第二绝缘膜，形成在所述第一绝缘膜和所述焊盘之上，所述第二绝缘膜具有第一开口，使得所述焊盘的上表面从所述第一开口中暴露，其中，所述第三金属膜具有缝，使得在俯视图中所述缝被设置在离所述第一开口一定空间处。本申请的一项发明在于在基于铝的键合焊盘的外围区域以环或者缝形状去除焊盘之上的氮化钛膜。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
一种半导体器件，包括：半导体衬底；多层接线层，形成在所述半导体衬底之上；第一绝缘膜，形成在所述多层接线层之上；焊盘，形成在所述第一绝缘膜上并且由层积膜形成，所述层积膜包括第一金属膜、形成在所述第一金属膜之上的第二金属膜、以及形成在所述第二金属膜之上的第三金属膜；以及第二绝缘膜，形成在所述第一绝缘膜和所述焊盘之上，所述第二绝缘膜具有第一开口，使得所述焊盘的上表面从所述第一开口中暴露，其中，所述第三金属膜具有缝，使得在俯视图中所述缝被设置在离所述第一开口一定空间处。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510145695.7/，转载请声明来源钻瓜专利网。
