[发明专利]一种用于多核并行视频编码和解码的共享内存接口

摘要

本发明提供一种用于多核并行视频编码和解码的共享内存接口，包括数据结构和创建、使用方法，创建步骤为：(11)以等分原则划分图像数据到m个核心；(12)m个核心在共享内存中开辟一段连续存储空间，把系统返回的一块数据缓冲区首地址通过核间消息发到指定核心A；(13)所有核心在私有内存中开辟一段连续内存空间，并且从系统返回的一块数据缓冲区首地址开始设置；(14)核心A从每个核心发来的缓冲区首地址开始依次设置图像数据所有p维数组的第p‑1级表内容；(15)核心A把图像数据所有p维数组的第p‑1级表内容通过组内广播经过核间高速互连网络送达所有核心。具有在任务分摊到多核后数据缓存也相应分摊到多核，并且都达到均衡，共享数据存取效率显著提高的优点。

主权项

一种用于多核并行视频编码和解码的共享内存方法，包括数据结构和创建、使用方法，其特征在于，按以下步骤创建数据结构：(11)以等分原则划分HxW图像的图像数据及其视频编码或者解码的部分任务到m个核心，每个核心处理hxW子图像的视频编码或者解码的部分任务，([]为取整数运算符号)；(12)m个核心调用多核DSP软件开发环境SDK提供的共享内存开辟方法在共享内存中开辟一段连续存储空间，长度为分给本核心的子图像的数据在相对二级缓存行宽对齐时的数据总长度，也就是全体图像数据总长度的1/m，然后把系统返回的一块数据首地址通过核间消息发到组内任意一个指定核心(A)；(13)所有核心调用多核DSP软件开发环境提供的私有内存开辟方法在私有内存中开辟一段连续存储空间，长度为访问全体图像数据所用的按行存储的p维数组的第1～p‑1级表在相对二级缓存行宽对齐时的数据总长度，并且从系统返回的一块数据区首地址开始设置，使p维数组的第1～p‑1级表内容指向这块私有内存区域；(14)核心A从步骤(11)所述的m个核心开辟的数据区首地址开始依次设置图像数据所有p维数组的第p‑1级表内容，使每个地址依据步骤(41)或者(42)的完整图像全局行坐标到核心序号及其子图像局部行坐标的映射关系指向共享内存中的一行数据；(15)核心A把图像数据所有p维数组的第p‑1级表内容通过组内广播经过核间高速互连网络送达所有核心；于是图像数据所有p维数组的数组变量以及第1～p‑1级表构成共享内存接口，位于所有核心的私有内存内，其中所有p维数组第p‑1级表每个地址指向步骤(13)在共享内存中开辟的m个子图像中一行数据，所有核心经过共享内存接口可以同等访问全体图像数据，同时并行访问的缓存均衡分布于各个核心内部的高速缓存内，达到高效率访问。