[发明专利]3D闪存沟道的制造方法有效
申请号: | 201510169372.1 | 申请日: | 2015-04-10 |
公开(公告)号: | CN104779154B | 公开(公告)日: | 2017-11-14 |
发明(设计)人: | 唐兆云;靳磊;霍宗亮 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/311 | 分类号: | H01L21/311;H01L27/1157 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 屈蘅,李时云 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出了一种3D闪存沟道的制造方法,先通过刻蚀第二沟道介质层以及第一沟道介质层,接着再形成第二沟道硅,覆盖在所述第一沟道介质层上,以在后续刻蚀中保护所述第一沟道介质层,避免后续刻蚀造成第一沟道介质层过刻蚀引起的性能下降等问题,并且相比于现有技术还能够减少刻蚀光罩的使用,使得双图形刻蚀的工艺窗口增大,有利于进行大量生产。 | ||
搜索关键词: | 闪存 沟道 制造 方法 | ||
【主权项】:
一种3D闪存沟道的制造方法,其特征在于,包括步骤:提供半导体结构,所述半导体结构包括形成在基底上的绝缘层,形成在所述绝缘层内相互隔离的多层牺牲层,所述半导体结构设有沟道通孔,所述沟道通孔贯穿所述绝缘层和多层牺牲层;在所述沟道通孔中依次形成第一沟道介质层、第一沟道硅及第二沟道介质层,所述第一沟道介质层位于所述沟道两侧壁,所述第一沟道硅位于所述第一沟道介质层的两侧壁,所述第二沟道介质层位于所述第一沟道硅之间;刻蚀去除预定深度的第二沟道介质层,暴露出部分第一沟道硅;去除暴露出的第一沟道硅,暴露出部分第一沟道介质层,使所述第一沟道硅的高度与所述第二沟道介质层的高度相同;刻蚀去除暴露出的第一沟道介质层,暴露出沟道通孔的侧壁,使所述第一沟道介质层的高度与所述第二沟道介质层的高度相同;在所述沟道通孔中填充第二沟道硅,使所述第二沟道硅覆盖所述第一沟道介质层、第一沟道硅及第二沟道介质层,以在后续刻蚀中保护所述第一沟道介质层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510169372.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造