[发明专利]钴阻挡层的形成方法和金属互连工艺有效
| 申请号： | 201510173198.8 | 申请日： | 2015-04-13 |
| 公开（公告）号： | CN104795358B | 公开（公告）日： | 2018-06-22 |
| 发明（设计）人： | 雷通;方精训 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;C23C16/04;C23C16/06 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人： | 吴世华;陈慧弘 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种钴阻挡层的形成方法和金属互连工艺，在表面具有金属互连线和线间介质层的半导体器件衬底上进行，包括：采用原子层沉积工艺将介质沉积到线间介质层表面，使所述线间介质层表面致密化；去除所沉积的介质，暴露出线间介质层的致密化的表面和金属互连线；钴选择性地沉积到金属互连线表面，从而形成钴阻挡层。本发明提高了钴在金属互连线和线间介质层表面之间的沉积选择性，从而降低了金属互连线之间的漏电流，提高了产品良率和可靠性。 | ||
| 搜索关键词： | 金属互连线 沉积 介质层表面 阻挡层 金属互连 介质层 致密化 原子层沉积工艺 半导体器件 产品良率 漏电流 衬底 去除 出线 暴露 | ||
【主权项】：
1.一种钴阻挡层的形成方法，在表面具有金属互连线和线间介质层的半导体器件衬底上进行，其特征在于，包括以下步骤：步骤01：采用原子层沉积工艺将介质沉积到所述线间介质层和金属互连线表面，同时，所述介质进入所述线间介质层表面的空隙中，使所述线间介质层表面致密化；步骤02：去除沉积到所述线间介质层和金属互连线表面的介质，暴露出所述线间介质层的致密化的表面和所述金属互连线；步骤03：钴选择性地沉积到所述金属互连线表面，从而形成钴阻挡层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510173198.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
