[发明专利]基于随机访问存储器的先入先出存储器的电路结构

摘要

本发明提供一种基于随机访问存储器的先入先出存储器的电路结构，涉及芯片设计领域，构建一个多输入单输出的FIFO结构体，采用至少3个普通单一访问接口RAM存储体构建一个多访问接口RAM存储体，设定可配置的排序模式，设定独立的读写FIFO指针，根据写入时对应地址的向量标记位已经有标记实现FIFO上溢出错误标记，根据读出时对应地址的向量标记位没有标记实现输出FIFO下溢出错误标记。采用新型的FIFO结构，可以直接实现多路报文并行写入FIFO，然后根据设定的模式自动排序，串行从FIFO输出，自动实现完成并行存储与串行调度两种功能。

主权项

一种基于随机访问存储器的先入先出存储器的电路结构，其特征在于包括：（1）构建一个多输入单输出的FIFO结构体，采用系统时钟作为FIFO结构体输入输出接口时钟，构建读写指针，同时控制多访问接口RAM存储体的同时或者不同时的读写；（2）采用至少3个普通单一访问接口RAM存储体构建一个多访问接口RAM存储体，保证在写入和读出同时发生时，总是对应于每一个读写访问，都有一个RAM存储体的接口与之对应；保证每一个数据都能写入到一个RAM存储体中，每一个读出，都能在包含需要读出的数据的RAM存储体中读出数据，对于每一个单一RAM存储体单元每一个地址增加对应的写入读出标记位，在进行读出访问的时候知道应该从哪一个RAM存储体中获得有效数据，从而实现支持多个写入和单一读出的同时进行；（3）设定可配置的排序模式，当多个写入数据同时到达时，根据配置模式灵活选择不同数据在FIFO中的先后顺序，将数据按照配置模式的排序方式分配写入RAM存储体的地址，FIFO输出端根据输出指针给定的地址直接顺序读出RAM存储体中的数据；（4）设定独立的读写FIFO指针，写指针在每个时钟单元的步进数与单位时钟单元写入的数据包的个数相同，根据写入数据的数量发生变化；根据读写指针的差值来决定空满信号的指示情况；（5）根据写入时对应地址的向量标记位已经有标记实现FIFO上溢出错误标记，根据读出时对应地址的向量标记位没有标记实现输出FIFO下溢出错误标记。