[发明专利]一种多维相似压缩电路

摘要

本发明公开了一种多维相似压缩电路，包括第一转换阵列电路、第二转换阵列电路、第一种子信号输入端、第二种子信号输入端、M个多通路选择器、M个D触发器、M个异或运算电路、控制信号输入端及时钟信号输入端。本发明能能够实现测试图形压缩，并且压缩率高。

主权项

1.一种多维相似压缩电路，其特征在于，包括第一转换阵列电路(2)、第二转换阵列电路(1)、第一种子信号输入端、第二种子信号输入端、M个多通路选择器(5)、M个D触发器(6)、M个异或运算电路(4)、多路选择器控制信号输入端MUX_sle及时钟信号输入端Clock；所述第二种子信号输入端的l个输出端与第二转换阵列电路(1)的l个输入端相连接，第二转换阵列电路(1)设有M个输出端，第二转换阵列电路(1)的第h个输出端与第h个多通路选择器(5)的第一输入端相连接，第一个多通路选择器(5)的第二输入端与第M个D触发器(6)的输出端相连接，第f个多通路选择器(5)的第二输入端与第f‑1个D触发器(6)的输出端相连接，2≤f≤M，第h个多通路选择器(5)的输出端与第h个D触发器(6)的输入端相连接，1≤h≤M，第h个异或运算电路(4)的第一输入端与第h个D触发器(6)的输出端相连接，时钟信号输入端分别与M个D触发器(6)的控制端相连接，多路选择器控制信号输入端分别与M个多通路选择器(5)的控制端相连接，第一种子信号输入端的m位输出端与第一转换阵列电路(2)的m位输入端相连接，第一转换阵列电路(2)设有M个输出端，第一转换阵列电路(2)上的第h个输出端与第h个异或运算电路(4)的第二输入端相连接，各异或运算电路(4)的输出端与被测电路(3)相连接；所述被测电路(3)设有M个扫描链，第h个异或运算电路(4)的输出端与被测电路(3)中第h个扫描链相连接；第一转换阵列电路(2)的工作过程为：设第一转换阵列电路(2)的输入信号R为：R＝[r[1]r[2]…r[m]]^T     (1)其中，r[a]为第一转换阵列电路(2)的第a位输入端输入的信号，1≤a≤m；所述第一转换阵列电路(2)的阵列U为：则第一转换阵列电路(2)的输出信号X为：其中第一转换阵列电路(2)的第i+jm个输出端输出的信号X[i+jm]为：其中i及j均为自然数，且0＜i≤m，j小于等于被测电路(3)中扫描链的扫描深度，i+jm≤M，C₁、C₂、…C_m‑1及C_m均为本原多项式的系数，式(1)、式(2)、式(3)及式(4)中的运算属于二进制域模为2的运算，式(4)中的“+”表示异或运算。