[发明专利]DSP的EMIF读写时序与FPGA的AVALON读写时序的转换方法有效
| 申请号： | 201510188013.0 | 申请日： | 2015-04-20 |
| 公开（公告）号： | CN104750644B | 公开（公告）日： | 2017-11-03 |
| 发明（设计）人： | 许永辉;刘晓东;李世斌;罗威 | 申请（专利权）人： | 哈尔滨工业大学 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38 |
| 代理公司： | 哈尔滨市松花江专利商标事务所23109 | 代理人： | 张宏威 |
| 地址： | 150001 黑龙*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | DSP的EMIF读写时序与FPGA的AVALON读写时序的转换方法，涉及DSP与FPGA读写时序转换领域。解决了DSP读写时序和AVALON总线时序差异较大，读写时序不匹配，DPS不能直接访问AVALON总线资源的问题。FPGA对DSP的写信号进行检测，对要写入外设的地址和要写入的数据进行位宽转换，并对写使能输出信号赋值，实现DSP对FPGA内AVALON总线上外设的写时序转换；FPGA对DSP的读信号进行检测，对要读模块的16位地址进行位宽转换，并对读使能信号和waitrequest进行实时检测，实现DSP对FPGA内AVALON总线上外设的读时序转换。适用于DSP与FPGA之间的读写操作。 | ||
| 搜索关键词： | dsp emif 读写 时序 fpga avalon 转换 方法 | ||
【主权项】：
DSP的EMIF读写时序与FPGA的AVALON读写时序的转换方法，其特征在于，它是通过以下方式实现的：FPGA中的写下降沿检测逻辑模块对DSP的写信号进行检测，DSP通过位宽逻辑转换对要写入外设的地址和要写入的数据进行位宽转换处理，并对写寄存器的写使能输出信号赋值为1，实现DSP对FPGA内AVALON总线上外设的写时序转换；FPGA中的读下降沿检测逻辑模块对DSP的读信号进行检测，DSP通过位宽逻辑转换对要读模块的16位地址进行位宽转换处理，并对读寄存器的读使能信号o_read和FPGA的waitrequest进行实时检测，实现DSP对FPGA内AVALON总线上外设的读时序转换。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工业大学，未经哈尔滨工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510188013.0/，转载请声明来源钻瓜专利网。
