[发明专利]一种SONOS双栅闪存器件及其编程、擦除方法

摘要

本发明公开了一种SONOS双栅闪存器件，包括具有源漏两端的P型衬底及分别并列位于衬底上下两侧的选择栅和氮化硅层，选择栅具有至少部分叠设于氮化硅层之上的曲折形状，氮化硅层近选择栅侧的一端部具有朝向外侧的尖角状突起；利用双栅结构可有效缩小器件的关键尺寸，提高器件的集成度及单位面积存储密度，并解决阈值电压漂移问题等短沟道效应；利用SSI的编程机制，能够大大提高编程效率，降低编程功耗；通过氮化硅层端部的尖角状突起来增强电场，在利用电子的FN隧穿机制擦除时可避免高电压带来的氧化层电应力损伤，使SONOS闪存器件的可靠性更为优越。

主权项

一种SONOS双栅闪存器件，其特征在于，包括：P型半导体衬底，其包括位于两端的N型掺杂的源端和漏端；以及分别并列位于所述源端和漏端之间的所述衬底上下两侧的第一选择栅和用于储存电荷的第一氮化硅层、第二选择栅和用于储存电荷的第二氮化硅层，所述选择栅具有至少部分叠设于所述氮化硅层之上的曲折形状，所述氮化硅层近所述选择栅侧的一端部具有朝向外侧的尖角状突起，所述选择栅、氮化硅层及衬底相互之间分别具有绝缘氧化层；其中，当所述SONOS双栅闪存器件编程时，利用SSI的编程机制，通过对所述漏端施加正电压，对所述源端施加0V电压，将所述第一、第二选择栅相连短接，且都施加等于或略高于器件阈值电压的第一电压，并使所述第一、第二氮化硅层从所述漏端耦合产生高于所述第一电压的第二电压，以在所述第一、第二选择栅其下衬底区域感应出相对较薄的第一沟道电子层，在所述第一、第二氮化硅层其下衬底区域感应出相对所述第一沟道电子层较厚的第二沟道电子层，在漏端正电压的加速作用下，所述第一沟道电子层的电子被加速产生热电子，并在所述氮化硅层的电压作用下注入所述第一、第二氮化硅层完成编程；其中，当所述SONOS双栅闪存器件擦除时，通过对所述选择栅施加正的第三电压，对所述衬底及源端、漏端施加0V电压，以在所述氮化硅层和选择栅之间形成一个强电场，并通过所述氮化硅层的尖角状突起使该处电场得到增强，降低擦除时所需要的选择栅与氮化硅层之间的电势差，在此强电场作用下，使所述氮化硅层中的电子由选择栅与氮化硅层之间的氧化层通过FN隧穿机制被擦除。