[发明专利]FDD‑LTE直放站

摘要

FDD‑LTE直放站包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA芯片；上行接收天线连接第一射频收发芯片的第一混频器，下行发射天线连接第一射频收发芯片的第二混频器，第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；下行接收天线连接第二射频收发芯片的第一混频器，上行发射天线连接第二射频发射芯片的第二混频器，第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片。本发明大大减少元器件，简化电路布线，缩小直放站的体积，方便后期维护，提高生产效率和降低生产成本。本发明还涉及相关方法。

主权项

一种FDD‑LTE直放站，其特征在于：其包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA芯片；其中，第一射频收发芯片和第二射频收发芯片各集成有第一混频器、中频滤波器、模数采样器、前端衰减器、后端衰减器、数模采样器和第二混频器，第一混频器依次通过中频滤波器和模数采样器连接前端衰减器，后端衰减器通过数模采样器连接混频器；上行接收天线连接第一射频收发芯片的第一混频器，下行发射天线连接第一射频收发芯片的第二混频器，第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；下行接收天线连接第二射频收发芯片的第一混频器，上行发射天线连接第二射频发射芯片的第二混频器，第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片；上行接收天线用于接收来自移动台的上行信号；该上行信号通过第一射频收发芯片依次进行混频、中频滤波、模数采样和增益处理后，以预设采样速率输入至FPGA芯片；该FPGA芯片用于获取该上行信号的功率，以根据该上行信号功率动态调整第一射频收发芯片的前端衰减器的前端增益值和第二射频收发芯片的后端衰减器的衰减值，再输出上行信号；上行信号通过第二射频收发芯片依次进行衰减、数模采样和混频后发送至上行发射天线；下行接收天线用于接收来自基站的下行信号；该下行信号通过第二射频收发芯片依次进行混频、中频滤波、模数采样和增益处理后，以预设采样速率输入至FPGA芯片；该FPGA芯片用于获取该下行信号的下行信号功率，以根据该下行信号功率动态调整第二射频收发芯片的前端衰减器的增益值和第一射频收发芯片的后端衰减器的衰减值，再输出下行信号；下行信号通过该第一射频收发芯片依次进行衰减、数模采样和混频后发送至下行发射天线。