[发明专利]一种STI隔离抗辐射加固结构的制备工艺

摘要

本发明涉及集成电路技术领域，尤其是一种用于深亚微米半导体器件的STI隔离抗辐射加固结构的制备工艺。包括以下步骤第1步，在硅衬底的外延层上生长第一二氧化硅层和第一氮化硅层；第2步，进行相应涂胶、曝光、显影，用于后道STI腐蚀；第3步，刻蚀和去胶，在外延层上刻蚀出浅槽；第4步，生成第二二氧化硅层和第二氮化硅层的叠层，然后对浅槽填充USG介质层；第5步，进行CMP工艺处理，停止在第一氮化硅层上；第6步，完成器件平坦化工艺，获得带有第二二氧化硅层和第二氮化硅层的叠层结构的STI隔离槽；本发明可以避免填充PSG带来的工艺沾污，可以有效控制总剂量辐射时的界面正电荷对衬底的影响。

主权项

一种STI隔离抗辐射加固结构的制备工艺，其特征在于，包括以下步骤：第1步，在硅衬底（1）的外延层（2）上生长第一二氧化硅层（3）和第一氮化硅层（4）；第2步，使用STI专用光刻版（12）对器件进行相应涂胶、曝光、显影，用于后道STI腐蚀；第3步，对第一氮化硅层（4）、第一二氧化硅层（3）和外延层（2）进行刻蚀和去胶，在外延层（2）上刻蚀出浅槽（5）；第4步，在浅槽（5）的内壁依次生成第二二氧化硅层（8）和第二氮化硅层（9）的叠层，所述第二二氧化硅层（8）和第二氮化硅层（9）的叠层为三层以上结构，然后对浅槽（5）填充USG介质层（10）；第5步，对USG介质层（10），以及第二二氧化硅层（8）和第二氮化硅层（9）的叠层进行CMP工艺处理，停止在第一氮化硅层（4）上；第6步，去除第一氮化硅层（4）和第一二氧化硅层（3），完成器件平坦化工艺，获得带有第二二氧化硅层（8）和第二氮化硅层（9）的叠层结构的STI隔离槽（11）。