[发明专利]嵌入式芯片测试方法及系统在审
| 申请号： | 201510214829.6 | 申请日： | 2015-04-29 |
| 公开（公告）号： | CN106205735A | 公开（公告）日： | 2016-12-07 |
| 发明（设计）人： | 權彞振;倪昊;赵子鉴;程昱 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | G11C29/56 | 分类号： | G11C29/56 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 潘彦君;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种嵌入式芯片测试方法及系统，所述系统包括：测试仪、测试平台以及锁存器，其中：所述测试仪，适于生成测试信号并通过测试信号输出端输出；所述测试平台，包括：测试信号输入端、锁存控制端以及测试结果输出端，其中：所述测试信号输入端分别与所述测试仪的测试信号输出端及所述嵌入式芯片的测试信号输入端耦接，所述锁存控制端与所述锁存器耦接；所述测试结果输出端与所述测试仪的测试结果输入端耦接；所述锁存器，包括：响应信号输入端，与所述嵌入式芯片的数据输出端耦接；锁存数据输出端，与所述测试结果输出端耦接。采用所述方法及系统，可以减少嵌入式芯片的测试时延，提升测试速度。 | ||
| 搜索关键词： | 嵌入式 芯片 测试 方法 系统 | ||
【主权项】：
一种嵌入式芯片测试系统，其特征在于，包括：测试仪、测试平台以及锁存器，其中：所述测试仪，适于生成测试信号并通过测试信号输出端输出；所述测试平台，包括：测试信号输入端、锁存控制端以及测试结果输出端，其中：所述测试信号输入端分别与所述测试仪的测试信号输出端及所述嵌入式芯片的测试信号输入端耦接，所述锁存控制端与所述锁存器耦接；所述测试结果输出端与所述测试仪的测试结果输入端耦接；所述锁存器，包括：响应信号输入端，与所述嵌入式芯片的数据输出端耦接，适于接收所述嵌入式芯片对所述测试信号处理之后生成的响应信号；锁存数据输出端，与所述测试结果输出端耦接，适于在接收到所述锁存控制端发送的锁存信号时将所述响应信号锁存，并将锁存之后的响应信号输入至所述测试结果输出端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510214829.6/，转载请声明来源钻瓜专利网。
- 上一篇：氧化物超导电线材以及超导电线圈
- 下一篇：信息处理方法及存储设备
