[发明专利]半导体结构及其制造方法有效
| 申请号： | 201510216400.0 | 申请日： | 2015-04-30 |
| 公开（公告）号： | CN106206507B | 公开（公告）日： | 2019-06-14 |
| 发明（设计）人： | 赖二琨;施彦豪 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | H01L23/485 | 分类号： | H01L23/485;H01L23/528;H01L21/60 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 任岩 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体结构及其制造方法。这种半导体结构包括一基板、多个叠层、多个存储器层、多个通道层、及多个连接部。叠层设置于基板上。叠层分别包括交替叠层的导电层及绝缘层。存储器层分别设置于叠层的侧壁上。通道层分别设置于存储器层上，通道层分别包括暴露出的一表面。连接部分别将所述通道层各自的表面连接至基板。 | ||
| 搜索关键词： | 半导体 结构 及其 制造 方法 | ||
【主权项】：
1.一种半导体结构的制造方法，包括：在一基板上形成多个叠层；分别在这些叠层的侧壁上形成多个存储器层；分别在这些存储器层上形成多个通道层，和暴露出这些通道层各自的一表面；以及形成多个连接部，这些连接部分别将这些通道层各自的该表面连接至基板；其中，这些连接部为成长自基板的未掺杂的硅所形成的选择性外延成长层，或者这些连接部为成长自n型重掺杂源线的n型重掺杂硅所形成的选择性外延成长层，该选择性外延成长层位于与这些存储器层上形成的多个通道层相邻的底部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510216400.0/，转载请声明来源钻瓜专利网。
- 上一篇：多芯片封装结构、晶圆级芯片封装结构及其方法
- 下一篇：半导体器件和方法
