[发明专利]一种适用于DS-1帧接收侧解析的方法

摘要

一种适用于DS‑1帧接收侧的解析方法，所述方法包括步骤：接收来自DS‑1PHY的数据，将得到的数据传输至可编程逻辑阵列(FPGA)进行相关处理，得到DS‑1帧的帧头位置。将得到的DS‑1帧按ITU‑T G.704协议规定的帧格式解析出各个时隙。

主权项

1.一种适用于DS‑1帧接收侧解析方法，其特征在于所述方法包括如下步骤：第1，经过线路侧PHY处理后将线路侧的电信号转换为逻辑侧的串行数字序列，并传输至可编程逻辑阵列(FPGA),在FPGA中将DS‑1帧以矩阵的形式存储至RAM中；将DS‑1帧以矩阵的形式存储至RAM中的具体步骤为：第1.1，设置RAM为地址总线位宽为13比特；第1.2，高5比特作为各个基本帧存储的基地址；第1.3，低8比特作为基本帧各个bit的存储地址；操作方式如下，设置一个计数器，地址的低8比特每个时钟周期自加，计数器计至一个完整的DS‑1帧长时归零，即计数至193时归零；而同时高5比特加1，以此类推；依靠这样的存储方式，得到了一个类似于矩阵的存储阵列；矩阵的每一列即为一个DS‑1基本帧，而矩阵的每一行则为不同DS‑1帧相同位置的比特的组合；通过对RAM地址的控制，按照矩阵的行读取RAM；操作方式如下：设置一个计数器，在读取RAM时，地址的高5位自加，低8位保持不变，当计数器计至24时，则表示读取了一行；如果读取矩阵的下一行，则控制RAM地址的低8位加1即可；第2，通过对RAM进行并行遍历搜索，得到DS‑1帧的X,Y坐标；并行遍历搜索方法是将由第1步得到的193行的RAM划分为5个区间，由5个搜索引擎并行搜索复合DS‑1帧的特征序列，以达到缩短搜索时间的目的，并最终在矩阵中找到复合标准的序列；第3，利用得到的X,Y坐标提取出DS‑1帧序列；坐标提取的步骤具体为：将第2步得到的复合标准序列的起始位置坐标标定为DS‑1复帧的起点，即，获取DS‑1复帧起始点位置，以该复帧起始位置为基点，每隔193比特为下一个DS‑1帧的起始点。