[发明专利]相位插值器

摘要

本发明提供一种相位插值器，其包括时钟选择译码器，用于对插值控制码进行译码得到原始组和预先组时钟选择码，其中预先组时钟选择码中的时钟选择码分别较原始组时钟选择码中的时钟选择码提前半个采样时钟周期变化；时钟选择判断电路，其在预先组时钟选择码中的时钟选择码变化时，选择输出预先组时钟选择码，否则，选择输出原始组时钟选择码；第一时钟选择电路根据时钟选择判断电路输出的一组时钟选择码输出第一或第三时钟信号；第二时钟选择电路根据时钟选择判断电路输出的一组时钟选择码输出第二或第四时钟信号；相位插值电路，对第一和第二时钟选择电路输出的时钟信号进行插值并输出插值后的时钟信号。这样能够避免时钟切换过程中产生的毛刺。

主权项

一种相位插值器，其特征在于，其包括：时钟选择译码器，用于利用采样时钟对输入的插值控制码进行译码得到原始组时钟选择码和预先组时钟选择码，每组时钟选择码中均包括多个时钟选择码，其中预先组时钟选择码中的时钟选择码分别较原始组时钟选择码中的时钟选择码提前半个采样时钟周期变化；时钟选择判断电路，其在预先组时钟选择码中的时钟选择码变化时，选择输出预先组时钟选择码，否则，选择输出原始组时钟选择码；相位选择译码器，用于利用采样时钟对输入的插值控制码进行译码得到相位选择码；第一时钟选择电路，其具有第一输入端、第二输入端和输出端，第一输入端接收第一时钟信号，第二输入端接收第三时钟信号，第一时钟选择电路根据时钟选择判断电路输出的一组时钟选择码有选择的输出第一时钟信号或第三时钟信号；第二时钟选择电路，其具有第三输入端、第四输入端和输出端，第三输入端接收第二时钟信号，第四输入端接收第四时钟信号，第二时钟选择电路根据时钟选择判断电路输出的一组时钟选择码有选择的输出第二时钟信号或第四时钟信号；相位插值电路，其第一输入端与第一时钟选择电路的输出端相连，其第二输入端与第二时钟选择电路的输出端相连，其控制端与相位选择译码器的输出端相连，其根据相位选择码对两个输入端输入的时钟信号进行插值，并输出插值后的时钟信号。