[发明专利]一种可编程静态随机存储器同步时钟控制模块电路

摘要

本发明涉及一种可编程式静态随机存储器同步时钟模块电路，属于集成电路设计领域。该电路包括该模块电路包括由NMOS管和PMOS管组成的9个反相器，1个两输入与非门，2个两输入或非门，2个传输门，1个由4个反相器串联组成的反相器级联缓冲模块，1个时钟编码电路；该模块能够根据读写操作的不同自动生成所需要的灵敏放大器使能信号、位线预充电信号、驱动译码器输出字线信号、瞬态负位线使能信号等，很大程度的简化SRAM时序控制难度。通过外围信号控制以实现不同的操作时序，同样简化时序控制难度。

主权项

一种可编程静态随机存储器同步时钟控制模块电路，其特征在于，该模块电路包括由NMOS管和PMOS管组成的9个反相器，1个两输入与非门，2个两输入或非门，2个传输门，1个由4个反相器串联组成的反相器级联缓冲模块，1个时钟编码器；其连接关系为：时钟编码器的输入端连接时钟信号，时钟编码器的输出分别连接第一两输入或非门(Or1)、反相器级联缓冲模块，时钟编码器的输出信号SET同第一传输门1一个输入端相连，第一传输门1的另一个输入端连接至电源电压Vdd，控制信号w_e以及其经过第六反相器(Inv6)后得到的取反信号分别作为控制端连接至第一传输门1，第一传输门1输出端经过第八反相器(Inv8)后的输出端及反相器级联缓冲模块的输出端分别连接至第二两输入或非门(Or2)的两个输入端，两个两输入或非门(Or1和Or2)的输出端分别经过第二和第五反相器(Inv2和Inv5)后连接至第二传输门2的两个输入端，控制信号w_e以及其经过第七反相器(Inv7)后得到的取反信号分别作为控制端连接至第二传输门2，第二传输门2的输出端连接至位线预充电信号pc，第九反相器(Inv9)的输出端连接至灵敏放大器开启信号sense；反相器级联缓冲模块的输出端经过第三和第四反相器(Inv3和Inv4)后连接至瞬态负位线使能信号NBLen，地址信号wwl<0:127>_decoder和反相器级联缓冲模块的输出端连接至第一两输入与非门(A1)的两个输入端，第一两输入与非门(A1)输出端经过第一反相器(Inv1)后连接至字线选通信号wwl<0:127>。