[发明专利]一种带清零端的D触发器有效
| 申请号： | 201510278562.7 | 申请日： | 2015-05-27 |
| 公开（公告）号： | CN104821804B | 公开（公告）日： | 2017-07-07 |
| 发明（设计）人： | 陈智;王爽 | 申请（专利权）人： | 中国电子科技集团公司第四十七研究所 |
| 主分类号： | H03K3/3562 | 分类号： | H03K3/3562 |
| 代理公司： | 北京商专永信知识产权代理事务所(普通合伙)11400 | 代理人： | 方挺,葛强 |
| 地址： | 110032 辽*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种带清零端的D触发器，包括时钟模块、延时滤波模块、主从级DICE锁存器模块、输出模块；其中主从级DICE锁存器模块根据从时钟模块输出的时钟信号，和通过所述延时滤波模块接收的外部数据信号，向数据输出模块输出相应的数据信号。主从级DICE锁存器模块设置有清零端；延时滤波模块用于阻止单粒子效应引起的瞬态脉冲进入到寄存器内部；主从级DICE锁存器模块用于修正单粒子效应引起的内部节点发生翻转；清零端用于把输出端置零；延时滤波模块起到抗SET的作用，主从级DICE锁存器模块避免内部存储节点发生翻转，起到抗SEU的作用，在版图设计时加入保护带结构，该结构有效地抑制了SEL，也有助于降低电路中的SET脉冲宽度。 | ||
| 搜索关键词： | 一种 清零 触发器 | ||
【主权项】：
一种带清零端的D触发器，包括时钟模块、延时滤波模块、主从级DICE锁存器模块、输出模块，其中所述延时滤波模块包括第一反相器、延时滤波通路、直通通路、第一三态反相器；所述第一反相器将外部数据分成第一路信号和第二路信号，所述第一路信号经所述延时滤波通路后进入所述第一三态反相器，所述第二路信号经所述直通通路直接进入所述第一三态反相器；所述主从级DICE锁存器模块根据从所述时钟模块输出的时钟信号，和通过所述延时滤波模块接收的外部数据信号，向数据输出模块输出相应的数据信号；所述主从级DICE锁存器模块包括主级模块和从级模块，所述主级模块和从级模块上设置有清零端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十七研究所，未经中国电子科技集团公司第四十七研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510278562.7/，转载请声明来源钻瓜专利网。
