[发明专利]一种基于FPGA的网络服务质量IP核

摘要

本发明涉及网络传输及电路设计技术领域，特别涉及一种基于FPGA的网络服务质量IP核。本发明的IP核包括Avalon接口模块，五元组解析模块，Hash压缩模块，Qos查找表模块，I2C接口模块，数据缓存模块，优先级选择模块，令牌桶充值模块，令牌桶模块和优先级调度模块，其基于FPGA实现，将传统的网络qos工作由软件移植到硬件电路进行，实现了根据不同的网络五元组，进行优先级的分类，从而提供不同的服务质量，大大提升了网络服务质量的处理速度。另外，IP核采用了标准的avalon接口，可以方便的嵌入到FPGA系统中去，而无需对原有系统进行过多的更改，即可使用本IP核，实现qos功能，从而很方便的完成原有网络系统的升级。

主权项

一种基于FPGA的网络服务质量IP核，通过Avalon标准接口嵌入到已有的FPGA系统中，包括Avalon接口模块，五元组解析模块，Hash压缩模块，Qos查找表模块，I2C接口模块，数据缓存模块，优先级选择模块，令牌桶充值模块，令牌桶模块和优先级调度模块，通过Avalon接口模块来接收网络数据包，将网络数据包传递至五元组解析模块，在五元组解析模块内将网络数据包的五元组解析出来，此时网络数据包送至数据缓存电路进行缓存，而解析出的五元组送至Hash压缩模块进行位宽压缩，压缩完毕后，将五元组送至Qos查找表进行优先级的查询，其中的qos信息由CPU通过I2C接口进行下发，查询完毕后，优先级信息与原始网络数据包一起送入到优先级选择电路，根据产生的优先级送入到相应的令牌桶中，其令牌由令牌桶充值模块下发，最终优先级调度模块根据优先级策略，有选择的选择令牌桶输出。