[发明专利]无局部性提示的向量存储器访问处理器、方法、设备、制品和电子设备

摘要

本申请公开了无局部性提示的向量存储器访问处理器、方法、系统和指令。一个方面的处理器包括多个紧缩数据寄存器和用于解码无局部性提示的向量存储器访问指令的解码单元。该无局部性提示的向量存储器访问指令指示多个紧缩数据寄存器中具有源紧缩存储器索引的紧缩数据寄存器。该源紧缩存储器索引具有多个存储器索引。该无局部性提示的向量存储器访问指令用于针对将以这些存储器索引进行访问的多个数据元素的无局部性提示提供给处理器。该处理器也包括与解码单元和多个紧缩数据寄存器耦合的执行单元。该执行单元用于响应于该无局部性提示的向量存储器访问指令，访问基于多个存储器索引的多个存储器位置处的多个数据元素。

主权项

一种处理器，包括：多个紧缩数据寄存器；高速缓存层次结构；解码单元，用于解码无局部性提示的向量存储器访问指令，所述无局部性提示的向量存储器访问指令指示所述多个紧缩数据寄存器中具有源紧缩存储器索引的紧缩数据寄存器，所述源紧缩存储器索引具有多个存储器索引，其中，所述无局部性提示的向量存储器访问指令用于将针对利用所述多个存储器索引来访问的多个数据元素的无局部性提示提供给所述处理器；以及执行单元，与所述解码单元和所述多个紧缩数据寄存器耦合，所述执行单元响应于所述无局部性提示的向量存储器访问指令来访问基于所述多个存储器索引的存储器位置处的所述数据元素，其中，所述无局部性提示的向量存储器访问指令包括无局部性提示的向量加载指令，其中，所述执行单元用于响应于所述无局部性提示的向量加载指令从所述存储器位置加载所述数据元素，并且其中，所述高速缓存层次结构响应于所述无局部性提示的向量加载指令，在数据元素的高速缓存命中时，从所述高速缓存层次结构输出不多于半个高速缓存行。