[发明专利]一种超大规模集成电路门级网表仿真的加速方法有效
| 申请号： | 201510342090.7 | 申请日： | 2015-06-18 |
| 公开（公告）号： | CN104899076B | 公开（公告）日： | 2018-04-27 |
| 发明（设计）人： | 林忱;杜学亮 | 申请（专利权）人： | 北京思朗科技有限责任公司 |
| 主分类号： | G06F9/455 | 分类号： | G06F9/455 |
| 代理公司： | 北京瀚仁知识产权代理事务所(普通合伙)11482 | 代理人： | 宋宝库 |
| 地址： | 102412 北京市房山*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种超大规模集成电路门级网表仿真的加速方法，步骤为1，对集成电路各个模块的验证程序进行单独设计，筛选有效的寄存器进行配置，形成精简的仿真激励；2，对寄存器进行配置，利用精简的仿真激励，对SOC的RTL级代码进行仿真验证，设置关键寄存器和关键时间点，获取并保存关键寄存器在关键时间点的输出值；3，依据保存的关键寄存器在关键时间点的输出值，筛选出输出值与初始值不同的关键寄存器；4，门级网表仿真运行开始后，在合适的时间点，利用获取的关键寄存器的输出值的对步骤3中筛选的关键寄存器进行赋值，继续进行门级网表仿真工作。本发明可以极大缩短超大规模集成电路门级网表的仿真时间，提高验证效率。 | ||
| 搜索关键词： | 一种 超大规模集成电路 门级网表 仿真 加速 方法 | ||
【主权项】：
一种超大规模集成电路门级网表仿真的加速方法，其特征在于，包括以下步骤：步骤1，对集成电路各个模块的验证程序进行单独设计，并筛选有效的寄存器进行配置，形成精简的仿真激励；步骤2，对寄存器进行配置，利用精简的仿真激励，对SOC的RTL级代码进行仿真验证，设置关键寄存器和关键时间点，获取并保存关键寄存器在关键时间点的输出值；步骤3，依据保存的关键寄存器在关键时间点的输出值，筛选出输出值与初始值不同的关键寄存器；步骤4，门级网表仿真运行开始后，在集成电路对应模块完成复位之后并在工作之前的时间内，利用获取的关键寄存器的输出值的对步骤3中筛选的关键寄存器进行赋值，然后继续进行门级网表仿真工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京思朗科技有限责任公司，未经北京思朗科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510342090.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种虚拟机负载均衡处理的方法
- 下一篇：一种图片加载处理方法和装置
