[发明专利]低压差稳压器电路

摘要

本发明提供了一种低压差稳压器电路，包括误差放大器电路、缓冲电路、功率放大电路和反馈电路，其中，所述误差放大器电路的第一输入端接入基准电压，输出端连接所述缓冲电路的输入端；所述功率放大电路的输入端连接所述缓冲电路的输出端，输出端作为所述低压差稳压器电路的输出端；所述反馈电路的输入端连接所述功率放大电路的输出端，输出端连接所述误差放大器电路的第二输入端；所述误差放大器电路和所述缓冲电路还适于接入休眠控制信号，所述休眠控制信号可以改变所述误差放大器电路和所述缓冲电路的偏置电流，使得所述低压差稳压器电路工作在正常模式下或者低功耗模式下。本发明的低压差稳压器电路具有休眠模式，适用于低电压输入，性能佳。

主权项

一种低压差稳压器电路，其特征在于，包括：误差放大器电路、缓冲电路、功率放大电路和反馈电路，其中，所述误差放大器电路的第一输入端接入基准电压，输出端连接所述缓冲电路的输入端；所述功率放大电路的输入端连接所述缓冲电路的输出端，输出端作为所述低压差稳压器电路的输出端；所述反馈电路的输入端连接所述功率放大电路的输出端，输出端连接所述误差放大器电路的第二输入端；所述误差放大器电路和所述缓冲电路还适于接入休眠控制信号，所述休眠控制信号可以改变所述误差放大器电路和所述缓冲电路的偏置电流，使得所述低压差稳压器电路工作在正常模式下或者低功耗模式下；所述缓冲电路包括：第一开关、第一电阻、第二电阻、第四PMOS晶体管、第二开关、第三NMOS晶体管和第四NMOS晶体管，其中，所述第四PMOS晶体管的源极接入第一电压，栅极和漏极互连且作为所述缓冲电路的输出端；所述第一开关的第一端连接所述第一电压，第二端连接所述第一电阻的第一端；所述第一电阻的第二端连接所述第四PMOS晶体管的漏极，所述第二电阻的第一端和第二端分别连接所述第一电压和所述第四PMOS晶体管的漏极；所述第二开关的第一端作为所述缓冲电路的输入端且连接所述误差放大器电路的输出端，第二端连接所述第三NMOS晶体管的栅极；所述第三NMOS晶体管的漏极连接所述第四PMOS晶体管的漏极，源极连接第二电压；所述第四NMOS晶体管的漏极、栅极和源极分别连接所述第四PMOS晶体管的漏极、所述第二开关的第一端和所述第二电压；所述休眠控制信号适于控制所述第一开关和所述第二开关，使得当所述低压差稳压器电路工作在正常模式下时，所述第一开关和所述第二开关闭合，当所述低压差稳压器电路工作在低功耗模式下时，所述第一开关和所述第二开关断开。