[发明专利]半导体器件在审
| 申请号： | 201510381995.5 | 申请日： | 2015-07-02 |
| 公开（公告）号： | CN105244371A | 公开（公告）日： | 2016-01-13 |
| 发明（设计）人： | 贝沼隆浩;五十岚崇;稻川浩巳;新井岳;藤井裕二;冈村孝宏;豊田久志 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L29/45 | 分类号： | H01L29/45;H01L21/285 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 李兰;孙志湧 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体器件，其降低SiC衬底和电极之间的接触电阻。当在从钛层侧至SiC衬底侧的方向上通过俄歇电子能谱(AES)溅射分析硅化物层时，对应于硅化物层的深度分布的溅射时间被定义为ts。在这种情况下，在从0.4ts至ts的溅射时间的范围内从钛层侧的硅化物层的深度分布包含其中由AES溅射确定的钛原子占由AES溅射确定的所有原子的5原子％或更多的区域。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
一种半导体器件，包括：SiC衬底；设置在所述SiC衬底的表面中并且包含镍和钛的硅化物层；以及堆叠在所述硅化物层上方的金属层，其中，在从所述金属层侧至所述SiC衬底侧的方向上通过俄歇电子能谱(AES)溅射分析所述硅化物层的情况下，当对应于所述硅化物层的深度分布的溅射时间被定义为ts时，在从0.4ts至ts的溅射时间的范围内从所述金属层侧的所述硅化物层的深度分布包含由AES溅射确定的钛原子占由AES溅射确定的所有原子的5原子％或更多的区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510381995.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种饼成圆方法
- 下一篇：一种半导体器件和电子装置
- 同类专利
- 专利分类
