[发明专利]一种用于杂散抑制的小数分频电路有效
| 申请号： | 201510394907.5 | 申请日： | 2015-07-08 |
| 公开（公告）号： | CN105049039B | 公开（公告）日： | 2017-12-01 |
| 发明（设计）人： | 周帅;樊晓腾;刘亮;何攀峰;范吉伟 | 申请（专利权）人： | 中国电子科技集团公司第四十一研究所 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18;H03L7/099 |
| 代理公司： | 济南舜源专利事务所有限公司37205 | 代理人： | 朱玉建 |
| 地址： | 266555 山东省*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于信号源领域，具体公开了一种用于杂散抑制的小数分频电路。所述小数分频电路包括依次连接的鉴相器、环路滤波器和压控振荡器；此外，小数分频电路还包括分频器、同步模块和∑‑Δ调制器；其中，压控振荡器的输出信号，一路直接输出，另一路反馈至分频器；参考时钟信号分为两路，一路进行二分频后进入鉴相器作为鉴相参考时钟信号，另一路作为同步模块的时钟信号，用于将∑‑Δ调制器产生的分频比拍打入分频器；分频器产生的分频时钟信号一路进入鉴相器，另一路进入∑‑Δ调制器并作为∑‑Δ调制器的时钟信号。相对于现有技术中的小数分频电路，本发明增加了分频器和同步模块，同时在FPGA内部添加随机抖动模块抑制极限环现象，进一步减小了杂散。 | ||
| 搜索关键词： | 一种 用于 抑制 小数 分频 电路 | ||
【主权项】：
一种用于杂散抑制的小数分频电路，包括依次连接的鉴相器、环路滤波器和压控振荡器；其特征在于，所述小数分频电路还包括分频器、同步模块和∑‑Δ调制器；其中，压控振荡器的输出信号，一路直接输出，另一路反馈至分频器；参考时钟信号分为两路，一路经过二分频后进入鉴相器作为鉴相参考时钟信号，另一路作为同步模块的时钟信号，用于将∑‑Δ调制器产生的分频比拍打入分频器；分频器产生的分频时钟信号至少分为两路，一路进入鉴相器反馈鉴相信号，另一路进入∑‑Δ调制器并作为所述∑‑Δ调制器的时钟信号；小数分频电路还包括随机抖动模块，用于产生1bit随机序列并输入到∑‑Δ调制器内；分频器产生的分频时钟信号还有一路进入随机抖动模块并作为所述随机抖动模块的时钟信号；所述随机抖动模块包括用于产生1bit随机序列的线性移位寄存器，线性移位寄存器的位数为5～12位；同步模块的时钟为鉴相参考时钟信号频率的两倍。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所，未经中国电子科技集团公司第四十一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510394907.5/，转载请声明来源钻瓜专利网。
