[发明专利]一种基于逻辑延时锁定的抗干扰电路及方法

摘要

本发明涉及数据采集领域，尤其是一种基于逻辑延时锁定的抗干扰电路及方法。本发明针对现有技术存在的问题，提供一种基于逻辑延时锁定的抗干扰电路及方法，此电路及方法以一个触发信号的前沿为时间参考点，在固定的延时范围内，实现对干扰信号的锁定，用于解决与触发信号时序相关的干扰问题。本发明利用一个D触发器将触发信号转换为与其前沿同步的阶跃信号，再利用若干个D触发器、一个反相器和一个与非门将这个阶跃信号转换为前沿时刻与触发信号相同，但脉冲宽度由时钟周期与D触发器个数确定的反相信号。若干扰相对触发信号的延迟时间小于该脉冲宽度，则可利用这个信号与干扰信号逻辑与，从而将脉冲宽度内的干扰信号进行抑制。

主权项

1.一种基于逻辑延时锁定的抗干扰电路，其特征在于包括阶跃信号产生器、延迟电路、反相脉冲产生电路、与门；阶跃信号产生器，用于将触发信号转换为与其前沿同步的阶跃信号，对触发信号之后的干扰信号不进行响应，直到有复位信号输入至阶跃信号产生器；延迟电路，用于接收阶跃信号产生器产生的阶跃信号，并对阶跃信号进行宽度为Tw的固定延时；延迟电路延迟时间Tw=（n‑1）T+t，其中T为任意一个D触发器的延时时间，n为D触发器个数，t为触发信号前沿与其后第一个时钟前沿之间的时间间隔，0

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。 免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国工程物理研究院流体物理研究所，未经中国工程物理研究院流体物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201510414129.1/，转载请声明来源钻瓜专利网。