[发明专利]TFT基板的制作方法及制得的TFT基板在审

专利信息
申请号: 201510420705.3 申请日: 2015-07-16
公开(公告)号: CN105070724A 公开(公告)日: 2015-11-18
发明(设计)人: 周星宇;吴元均 申请(专利权)人: 深圳市华星光电技术有限公司
主分类号: H01L27/12 分类号: H01L27/12;H01L29/66;H01L29/423;H01L29/786
代理公司: 深圳市德力知识产权代理事务所 44265 代理人: 林才桂
地址: 518132 广东*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种TFT基板的制作方法及制得的TFT基板,该方法采用固相结晶技术制备低温多晶硅层,与准分子激光晶化技术相比,更加节省成本,并且形成的晶粒均一性更好;同时引入双栅极结构,加强了栅极对沟道的控制,增大薄膜晶体管的开电流,减小关电流,抑制翘曲效应,降低阈值电压和亚阈值斜率,提高薄膜晶体管的驱动能力,同时顶栅极还可以起到遮光作用,减少沟道光致漏电现象的发生。本发明提供的一种TFT基板,其低温多晶硅层采用固相结晶方法制备,生产成本较低,并且该TFT基板还具有双栅极结构,使得薄膜晶体管的电性较好,驱动能力强,且不容易发生沟道光致漏电现象。
搜索关键词: tft 制作方法 基板
【主权项】:
一种TFT基板的制作方法,其特征在于,包括如下步骤:步骤1、提供一基板(1),对所述基板(1)进行清洗与预烘烤后,在所述基板(1)上沉积一缓冲层(2);步骤2、在所述缓冲层(2)上沉积第一金属层,并对该第一金属层进行图案化处理,得到底栅极(3);步骤3、在所述底栅极(3)、及缓冲层(2)上沉积栅极绝缘层(4),在所述栅极绝缘层(4)上沉积非晶硅层(5);步骤4、对所述非晶硅层(5)进行P型掺杂,得到位于上方的P型掺杂非晶硅层(52)、及位于所述P型掺杂非晶硅层(52)下方的未掺杂非晶硅层(51);步骤5、采用固相结晶方法将所述未掺杂非晶硅层(51)、及P型掺杂非晶硅层(52)转化为未掺杂低温多晶硅层(61)、及P型掺杂低温多晶硅层(62),采用一道光刻制程对所述未掺杂低温多晶硅层(61)、及P型掺杂低温多晶硅层(62)进行图案化处理,形成低温多晶硅岛(6);步骤6、在所述低温多晶硅岛(6)、及栅极绝缘层(4)上方沉积第二金属层(7),在所述低温多晶硅岛(6)的未掺杂低温多晶硅层(61)上定义出对应于所述底栅极(3)上方的沟道区(613),采用一道光刻制程对该第二金属层(7)、及低温多晶硅岛(6)进行图案化处理,去除位于所述沟道区(613)上方的P型掺杂低温多晶硅层(62)、及第二金属层(7),从而形成对应所述沟道区(613)两侧的源极(71)与漏极(72)、及第一P型掺杂低温多晶硅层(621)与第二P型掺杂低温多晶硅层(622);所述源、漏极(71、72)分别与所述第一、第二P型掺杂低温多晶硅层(621、622)相接触;步骤7、在所述源、漏极(71、72)、沟道区(613)、及栅极绝缘层(4)上沉积钝化层(8);步骤8、在所述钝化层(8)上沉积第三金属层,并对该第三金属层进行图案化处理,得到对应所述底栅极(3)的顶栅极(9)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司,未经深圳市华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510420705.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top