[发明专利]低功耗高增益的循环型折叠式共源共栅放大器

摘要

本发明公开了一种低功耗高增益的循环型折叠式共源共栅放大器，其特征在于，由主放大器和电导抵消电路组成，在主放大器中，交差耦合的N44、N45在总电流不变的前提下提高了放大器的等效跨导，进一步提高了放大器的增益；电导抵消电路由第一电导抵消电路CIRCUIT_P和第二电导抵消电路CIRCUIT_N组成，CIRCUIT_P(CIRCUIT_N)通过检测cascode管P8、P9(N12、N13)源端的节点电压并产生反馈电压控制负电导产生电路，使产生的负电导成为顶层PMOSP6、P7(底层NMOSN10、N11)电导gds的函数，跟随并抵消顶层PMOS(底层NMOS)的gds，如果PMOS和NMOS两侧分别完全抵消了顶层PMOS和底层NMOS的电导，则输出阻抗和直流增益无限，放大器的性能将得到明显的提高。

主权项

低功耗高增益的循环型折叠式共源共栅放大器，其特征在于，由主放大器和电导抵消电路组成，所述主放大器由P1、P2、P3、P4、P5、P6、P7、P8、P9九个PMOS晶体管和N10、N11、N12、N13、N14、N15、N16、N17、N44、N45十个NMOS晶体管组成：P1的源端与P5的漏端相连，P1的漏端与N10的漏端、N12的源端共同连接在节点D；P2的源端与P5的漏端相连，P2的漏端与N11的栅端、N15的栅端、N17的漏端相连；P3的源端与P5的漏端相连，P3的漏端与N10的栅端、N14的栅端、N16的漏端相连；P4的源端与P5的漏端相连，P4的漏端与N11的漏端、N13的源端共同连接在节点C；P5的栅端连接到第四偏置电平Vb4；P6的漏端与P8的源端连接在节点A；P7的漏端与P9的源端连接在节点B；P8的漏端与N12的漏端共同连接在负输出端Vout‑；P9的漏端与N13的漏端共同连接在正输出端Vout+；N14的漏端与N16的源端相连；N15的漏端与N17的源端相连；N44的栅端与N15的漏端、N17的源端、N45的漏端相连，N44的漏端与N14的漏端、N16的源端、N45的栅端相连；N45的栅端与N14的漏端、N16的源端、N44的漏端相连，N45的漏端与N15的漏端、N17的源端、N44的栅端相连；所述P1、P2的栅端均连接到正输入端Vin+，P3、P4的栅端均连接到负输入端Vin‑；所述P6、P7的栅端均连接到第一偏置电平Vb1，P8、P9的栅端均连接到第二偏置电平Vb2，N12、N13的栅端均连接到第三偏置电平Vb3；所述P1、P2、P3、P4、P5、P6、P7、P8、P9的衬底和P5、P6、P7的源端均连接到电源电压AVDD；所述N10、N11、N12、N13、N14、N15、N16、N17、N44、N45的衬底和N10、N11、N12、N13、N44、N45的源端均连接到接地端口AGND；所述电导抵消电路由PMOS晶体管一端的第一电导抵消电路CIRCUIT_P和NMOS晶体管一端的第二电导抵消电路CIRCUIT_N共同组成：所述第一电导抵消电路CIRCUIT_P由N18、N19、N20、N21、N22五个NMOS晶体管和P23、P24、P25、P26、P27、P28、P29、P30八个PMOS晶体管组成：N18的栅端与节点B相连，N18的源端与N19的源端共同连接到N20的漏端，N18的漏端与P23的漏端和栅端、P25的栅端共同连接到第一反馈信号节点va_fb；N19的栅端与节点A相连，N19的漏端与P24的漏端和栅端、P25的栅端共同连接到第二反馈信号节点vb_fb；N21的漏端与P25的漏端、P27的栅端、P29的栅端相连；N22漏端与P26的漏端、P28的栅端、P30的栅端相连；P27的漏端与P25的源端相连；P28的漏端与P26的源端相连；P29的漏端与节点A相连；P30的漏端与节点B相连；所述N21、N22、N23的栅端共同连接第五偏置电平Vb5；所述P23、P24、P27、P28、P29、P30的源端和P23、P24、P25、P26、P27、P28、P29、P30的衬底均接到电源电压AVDD；所述N20、N21、N22的源端和N18、N19、N20、N21、N22的衬底均接到接地端口AGND；所述第二电导抵消电路CIRCUIT_N由P31、P32、P33、P34、P35五个PMOS晶体管和N36、N37、N38、N39、N40、N41、N42、N43八个NMOS晶体管组成：P31的栅端与节点C相连，P31的源端与P32的源端共同连接到P33的漏端，P31的漏端与N36的漏端和栅端、N38的栅端共同连接到第四反馈信号节点vd_fb；P32的栅端与节点D相连，P32的源端与P31的源端共同连接到P33的漏端，P32的漏端与N37的漏端和栅端、N39的栅端共同连接到第三反馈信号节点vc_fb；P34的漏端与N38的漏端、N40的栅端、N42的栅端相连；P35的漏端与N39的漏端、N41的栅端、N43的栅端相连；N40的漏端与N38的源端相连；N41的漏端与N39的源端相连；N42的漏端与节点D相连；N43的漏端与节点C相连；所述P33、P34、P35的栅端共同连接第四偏置电平Vb4；所述P33、P34、P35的源端和P31、P32、P33、P34、P35的衬底均接到电源电压AVDD；所述N36、N37、N40、N41、N42、N43的源端和N36、N37、N38、N39、N40、N41、N42、N43的衬底均接到接地端口AGND。