[发明专利]对存储器单元阵列进行编程及擦除的方法有效
| 申请号： | 201510440976.5 | 申请日： | 2009-12-09 |
| 公开（公告）号： | CN105023614B | 公开（公告）日： | 2019-11-01 |
| 发明（设计）人： | 杰弗里·A·希尔兹;肯特·D·休依特;唐纳德·S·格伯 | 申请（专利权）人： | 密克罗奇普技术公司 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04;G11C16/12;G11C16/16;G11C16/34;H01L27/02;H01L27/115;H01L27/118 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 沈锦华 |
| 地址： | 美国亚*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及对存储器单元阵列进行编程及擦除的方法。本发明提供一种用于对NMOS电可擦除可编程只读存储器(EEPROM)单元阵列进行编程及擦除的方法，其最小化对所述存储器阵列单元及支持电路的位干扰及高电压要求。另外，可通过形成其上制作有独立可编程存储器段的多个电隔离的P阱将所述N沟道存储器单元阵列分离成所述存储器段。举例来说，可通过p‑n结隔离或电介质隔离来形成所述多个电隔离的P阱。 | ||
| 搜索关键词： | 存储器 单元 阵列 进行 编程 擦除 方法 | ||
【主权项】：
1.一种编程存储器阵列中的多个存储器段中的至少一个的方法，所述存储器阵列包括位于P型衬底内的深N阱中的多个P阱，其中所述多个存储器段中的每一者驻存于所述多个P阱中的相应P阱内，所述方法包括以下步骤：将所述深N阱设定为正电压；将所述多个P阱中的选定P阱设定为第一负电压；将所述多个P阱中的未选P阱设定为第二负电压；将多个字线中的选定字线设定为所述正电压；将所述多个字线中的未选字线设定为所述第二负电压；将多个位线中的选定的至少一个位线设定为所述第一负电压；将所述多个位线中的未选位线设定为第三电压；将所述多个P阱中的所述选定P阱的第一源极选择栅极线设定为所述第一负电压；将所述多个P阱中的所述选定P阱的第一源极选择漏极线设定为所述第一负电压；将所述多个P阱中的所述未选P阱的第二源极选择栅极线设定为所述第二负电压；及将所述多个P阱中的所述未选P阱的第二源极选择漏极线设定为所述第二负电压；其中对所述多个存储器段中的耦合到所述多个字线中的所述选定字线及所述多个位线中的所述选定的至少一个位线的所述选定的至少一个存储器段进行编程。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于密克罗奇普技术公司，未经密克罗奇普技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510440976.5/，转载请声明来源钻瓜专利网。
