[发明专利]集成电路设计的布局优化有效
| 申请号： | 201510489551.3 | 申请日： | 2015-08-11 |
| 公开（公告）号： | CN105631085B | 公开（公告）日： | 2019-04-26 |
| 发明（设计）人： | 陈皇宇;侯元德;高于翔;谢艮轩;刘如淦;鲁立忠 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种方法包括接收目标图案，目标图案由主要图案、第一切割图案和第二切割图案限定，通过计算系统检查目标图案以遵守第一约束，第一约束与第一切割图案相关，通过计算系统检查目标图案以遵守第二约束，第二约束与第二切割图案相关，以及响应于确定在检查期间发现违犯第一约束或第二约束，通过计算系统修改图案。本发明的实施例还涉及集成电路设计的布局优化。 | ||
| 搜索关键词： | 集成电路设计 布局 优化 | ||
【主权项】：
1.一种集成电路的布局方法，包括：接收目标图案，所述目标图案由主要图案、第一切割图案和第二切割图案限定；通过计算系统检查所述目标图案以遵守第一约束，所述第一约束与所述第一切割图案相关而与所述第二切割图案无关；通过所述计算系统检查所述目标图案以遵守第二约束，所述第二约束与所述第二切割图案相关而与所述第一切割图案无关；以及响应于确定在所述检查期间发现违犯所述第一约束或所述第二约束，通过所述计算系统修改所述目标图案，制造与修改的所述目标图案相关的集成电路，所述制造利用了与所述第一切割图案相关的第一掩模以及与所述第二切割图案相关的第二掩模，所述第一掩模不同于所述第二掩模。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510489551.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种有限元模型优化装置及方法
- 下一篇：一种FinFET虚拟图案的插入方法
