[发明专利]一种闪存器件测试结构及其制造方法

摘要

本发明提供一种闪存器件的测试结构及其制造方法，在第一金属互连层制造完成后就可以直接进行字线和控制栅极、字线与位线、位线与位线之间的桥接漏电测试，节约了现有技术中等待第二金属互连层、第三金属互连层的制作时间，同时第一金属互连层与有源区线、字线、控制栅极线之间的连接方式简化了第二金属互连层、第三金属互连层的互连结构，因此能够简化制程，降低失效分析所花费的时间和工艺成本。

主权项

1.一种闪存器件测试结构的制造方法，其特征在于，包括：提供一定义有核心存储区和外围测试区的半导体衬底，所述核心存储区包括多条纵向平行排列的有源区线以及形成在所述有源区线上的分栅式存储单元阵列，所述分栅式存储单元阵列包括多条横向平行排列并与有源区线垂直相交的字线、多对沿所述有源区线长度方向排列并分居每条字线两侧的第一存储位单元和第二存储位单元，第一存储位单元和第二存储位单元下方远离所述字线的有源区线中分别形成有漏区，外围测试区中保留有形成分居每条字线两侧的第一存储位单元和第二存储位单元的控制栅时的控制栅极层；在形成有分栅式存储单元阵列的整个器件表面沉积第一中间介质层，在所述第一中间介质层中分别形成接触所述漏区顶部的第一导电插塞、接触所述字线顶部的第二导电插塞以及接触所述控制栅极层的第三导电插塞，且第二导电插塞和第三导电插塞的位置分居核心存储区的两个相对侧；在所述第一中间介质层以及所有导电插塞上方沉积第二中间介质层，在所述第二中间介质层中形成与第一、二、三导电插塞顶部电接触的第一金属互连层，所述第一金属互连层的第一互连线分别将字线同侧的相邻有源区线的漏区两两一组连接，每条字线同侧的各个漏区不重复分组，每字线两侧的同一条有源区线中的漏区分组相错，所述第一金属互连层的第二互连线通过核心存储区一侧的第二导电插塞与字线连接，所述第一金属互连层的第三互连线通过核心存储区另一侧的第三导电插塞与所述控制栅极层连接；多对分居每条字线两侧的第一存储位单元和第二存储位单元的控制栅是连续的，分别形成第一控制栅极线和第二控制栅极线；在所述第二中间介质层以及第一金属互连层上方沉积第三中间介质层，在所述第三中间介质层中形成电接触所述第一互连线顶部的第四导电插塞；在所述第三中间介质层以及第四导电插塞上方沉积第四中间介质层，在所述第四中间介质层中形成与第四导电插塞顶部电接触的第二金属互连层。