[发明专利]一种基于Xilinx Zynq技术的大规模PLC系统

摘要

本发明公开了一种基于Xilinx Zynq技术的大规模PLC系统，包括FPGA核心电路、CPU核心电路、DDR内存，Flash存储器和FIFO。系统采用FPGA核心电路和CPU核心电路的双核设计，实现了两个并行处理单元通过AXI系统总线片上互联，使用硬件描述语言动态、自由的修改硬件电路的逻辑结构，且可由ARM处理器来控制FPGA单元的配置工作。FPGA单元中构建PCI Express根结点控制器来与高速背板IO模块进行交互。数据的输入与输出和协议的实现均由FPGA硬件单元完成，有效地提高了PLC系统的工作效率，且运行灵活方便，能够较好的提升PLC系统的总体运行水平。

主权项

一种基于Xilinx Zynq技术的大规模PLC系统，其特征在于：包括FPGA核心电路、CPU核心电路、DDR内存，Flash存储器和FIFO；所述的FPGA核心电路由Xilinx Kintex‑7系列FPGA和相关的时钟电路和滤波电路组成，硬件逻辑模块包括系统仲裁模块以及分别与系统仲裁模块通信连接的PCI‑Express数据收发模块、PCI‑Express协议解析模块、DMA控制模块、DDR控制模块、Flash控制模块和FIFO控制模块；PCI‑Express数据收发模块通过金手指与PCI Express背板总线物理层电路相连，分别完成接收PCI‑Express数据包和发送用户程序处理结果；PCI‑Express协议解析模块接收端点设备发送的数据包，按照接口标准解析数据包获取事务数据；DMA控制模块控制数据格式的打包解包和数据的搬运；DDR控制模块通过FPGA接口与片外的DDR内存相连接，对DDR内存实现配置、读写数据，DDR内存为处理结果数据缓存；Flash控制模块通过FPGA接口与片外Flash存储器相连接，对Flash存储器实现配置、读写数据和擦除等操作，Flash存储器为数据备份存储器；FIFO控制模块通过FPGA接口与片外FIFO相连接，对FIFO实现配置、读写数据，FIFO为FPGA与CPU间的数据交换桥；系统仲裁模块协调各个硬件逻辑模块之间的数据交换；所述的CPU核心电路包括基于ARM Cortex‑A9硬核处理器的ARM核心及外围电路与处理器连接的时钟、滤波电路，用于运行用户程序处理从FPGA处获取的事务数据；所述的ARM核心用于运行实时操作系统，完成所有的软件逻辑运算，以及任务调度、中断响应、资源管理和FPGA的配置与重配置工作。