[发明专利]DC‑DC变换器的导通时间校正定频跨周期控制器及方法

摘要

本发明公开一种DC‑DC变换器的导通时间校正定频跨周期控制器及方法，控制器包括基准电压模块、动态比较器Comp、时钟产生模块、导通时间校正模块、占空比产生模块及相应的两组电容阵列Cp、Cn和死区时间及驱动电路模块；本发明允许电路在工作中有部分周期工作于待机模式，此时只有时钟产生模块与基准电压产生模块工作，大大降低了整个工作过程中的平均功耗；其次，控制模块中使用三个动态比较器代替了传统的静态比较器及误差放大器，由于动态比较器在每个周期中仅有极短的时刻进行比较，所以周期内的控制模块功耗也得到明显的降低；最后，结合导通时间校正技术，克服了传统PSM控制纹波大、极低输入电压时的响应速度过慢等问题。

主权项

DC‑DC变换器的导通时间校正定频跨周期控制器，其特征在于，包括基准电压模块、动态比较器Comp、时钟产生模块、导通时间校正模块、占空比产生模块及相应的两组电容阵列Cp、Cn和死区时间及驱动电路模块；DC‑DC变换器的输出端连接动态比较器Comp的第一比较端、基准电压模块和时钟产生模块，为动态比较器Comp提供比较电压信号Vout，为基准电压模块和时钟产生模块供电；基准电压模块用于产生基准电压Vref，其输入动态比较器Comp的第二比较端；时钟产生模块用于生成全局时钟信号CLK，其输入动态比较器Comp中；动态比较器Comp的输出端连接占空比产生模块；占空比产生模块的输出端连接死区时间及驱动电路模块；导通时间校正模块的输入端连接DC‑DC变换器的NMOS管Mn的栅电压Vn、DC‑DC变换器的PMOS管Mp的栅电压Vp、DC‑DC变换器的输出电压Vout、Vref、PMOS管Mp的漏极电压Vy和复位信号Reset，导通时间校正模块的输出端输出信号N[7:0]和P[7:0]分别用于控制电容阵列Cn和电容阵列Cp中对应控制开关的闭合；死区时间及驱动电路模块的输出端连接DC‑DC变换器的NMOS管Mn的栅极和DC‑DC变换器的PMOS管Mp的栅极。