[发明专利]一种提高ADC采样精度的电路结构及方法

摘要

本发明公开了一种提高ADC采样精度的电路结构及方法，包括信号输入端、10dB衰减模块、二选一控制开关、ADC、第一20dB增益模块、第二20dB增益模块、第三20dB增益模块、四选一控制开关及FPGA。本发明能够提高ADC采样精度。

主权项

1.一种提高ADC采样精度的方法，其特征在于，基于提高ADC采样精度的电路结构，所述提高ADC采样精度的电路结构包括信号输入端、10dB衰减模块(1)、二选一控制开关(2)、ADC(7)、第一20dB增益模块(3)、第二20dB增益模块(4)、第三20dB增益模块(5)、四选一控制开关(6)及FPGA(8)；信号输入端与10dB衰减模块(1)的输入端及二选一控制开关(2)的第一个输入端相连接，10dB衰减模块(1)的输出端与二选一控制开关(2)的第二个输入端相连接，二选一控制开关(2)的输出端与第一20dB增益模块(3)的输入端及四选一控制开关(6)的第一个输入端相连接，第一20dB增益模块(3)的输出端与第二20dB增益模块(4)的输入端及四选一控制开关(6)的第二个输入端相连接，第二20dB增益模块(4)的输出端与四选一控制开关(6)的第三个输入端及第三20dB增益模块(5)的输入端相连接，第三20dB增益模块(5)的输出端与四选一控制开关(6)的第四个输入端相连接，四选一控制开关(6)的输出端与ADC(7)的输入端相连接，ADC(7)的输出端与FPGA(8)的输入端相连接，FPGA(8)的输出端与二选一控制开关(2)的控制信号输入端及四选一控制开关(6)的控制信号输入端相连接；FPGA(8)通过控制二选一控制开关(2)及四选一控制开关(6)使原始信号产生了‑10dB、0dB、10dB、20dB、30dB、40dB、50dB以及60dB总共8个档位的增益；包括以下步骤：1)初始化FPGA(8)，FPGA(8)控制二选一控制开关(2)及四选一控制开关(6)，使四选一控制开关(6)输出第一个采样点采集的原始信号，ADC(7)获取第一个采样点采集的原始信号，并将所述第一个采样点采集的原始信号转发至FPGA(8)中，FPGA(8)输出所述第一个采样点采集的原始信号，并获取第一个采样采集点的原始信号的幅值；2)设ADC(7)的参考电压范围为‑Vref～Vref，将ADC(7)的参考电压范围划分为八个数据区间，八个数据区间分别对应八个8个档位的增益；3)在当前采样点采集原始信号的过程中，FPGA(8)判断上一个采样点采集的原始信号的幅值所属的数据区间，并根据上一个采样点采集的原始信号的幅值所属数据区间对应档位的增益产生第一控制信号及第二控制信号，二选一控制开关(2)及四选一控制开关(6)根据所述第一控制信号及第二控制信号使二选一控制开关(2)及四选一控制开关(6)对原始信号的增益为上一个采样点采集的原始信号的幅值对应档位的增益，当前采样点采集的原始信号经二选一控制开关(2)、四选一控制开关(6)及ADC(7)后输入至FPGA(8)中，FPGA(8)将接收到的信号还原为当前采样点采集的原始信号，并输出所述当前采样点采集的原始信号，同时获取当前采样点采集的原始信号的幅值；4)重复步骤3)，直至所述原始信号采集完成为止。