[发明专利]具有突变隧穿结的PNIN/NPIP型SSOITFET及制备方法有效
| 申请号： | 201510556101.1 | 申请日： | 2015-09-02 |
| 公开（公告）号： | CN105244375B | 公开（公告）日： | 2018-01-05 |
| 发明（设计）人： | 李妤晨 | 申请（专利权）人： | 西安科技大学 |
| 主分类号： | H01L29/66 | 分类号： | H01L29/66;H01L21/762;H01L29/739 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙)61230 | 代理人： | 刘长春 |
| 地址： | 710054 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种具有突变隧穿结的PNIN/NPIP型SSOI TFET及制备方法，该制备方法包括制备SSOI衬底；形成浅沟槽隔离；光刻形成漏区图形，带胶离子注入形成漏区；干法刻蚀形成源区沟槽；采用离子注入工艺向源区沟槽的侧壁倾斜一定角度注入离子，在源区沟槽内淀积Si材料并进行原位掺杂形成源区；在衬底上表面形成栅介质层和前栅极层，刻蚀形成前栅，在衬底下表面形成背栅极层，刻蚀形成背栅；光刻引线窗口，淀积金属，光刻引线，形成源/漏、前/背栅引线。本发明可有效的提高TFET的驱动电流并降低其亚阈斜率。 | ||
| 搜索关键词： | 具有 突变 隧穿结 pnin npip ssoi tfet 制备 方法 | ||
【主权项】：
一种具有突变隧穿结的PNIN/NPIP型SSOI TFET的制备方法，其特征在于，包括步骤：(a)制备SSOI衬底；(b)在所述SSOI衬底上采用干法刻蚀工艺形成浅沟槽隔离；(c)在所述SSOI衬底上的指定漏区位置处光刻形成漏区图形，采用注入工艺进行N型离子注入形成掺杂浓度为5×1018cm‑3的漏区；(d)在所述SSOI衬底上指定源区位置处采用干法刻蚀工艺形成源区沟槽；(e)采用离子注入工艺向所述源区沟槽的侧壁倾斜一定角度注入离子，以在沟道内靠近所述源区沟槽的侧壁处形成薄层掺杂区，且所述薄层掺杂区的掺杂类型与所述漏区的掺杂类型相同；(f)利用LPCVD工艺，在600℃至950℃的温度下，利用选择性单晶硅外延生长方法在所述源区沟槽内淀积硅材料，并同时通入掺杂气体进行原位掺杂形成掺杂浓度为2×1020cm‑3的源区；(g)在所述SSOI衬底表面形成栅介质层和前栅极层，采用干法刻蚀工艺形成前栅，在所述SSOI衬底的背面形成背栅极层，采用干法刻蚀工艺形成背栅；(h)光刻引线窗口，淀积金属，光刻引线，形成所述源区、所述漏区、所述前栅和所述背栅的金属引线，最终形成具有突变隧穿结的PNIN/NPIP型SSOI TFET。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安科技大学，未经西安科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510556101.1/，转载请声明来源钻瓜专利网。
- 上一篇：光伏组件
- 下一篇：可高度微缩的单层多晶硅非易失性存储单元
- 同类专利
- 专利分类
