[发明专利]提升封装兼容性的芯片DRAM焊盘排布结构有效
| 申请号： | 201510564604.3 | 申请日： | 2015-09-07 |
| 公开（公告）号： | CN105070702B | 公开（公告）日： | 2019-01-08 |
| 发明（设计）人： | 陈派林 | 申请（专利权）人： | 珠海全志科技股份有限公司 |
| 主分类号： | H01L23/488 | 分类号： | H01L23/488 |
| 代理公司： | 广州华进联合专利商标代理有限公司 44224 | 代理人： | 贾满意;李双皓 |
| 地址： | 519080 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种提升封装兼容性的芯片DRAM焊盘排布结构，芯片的DRAM焊盘包括多个第一焊盘、多个第二焊盘和多个第三焊盘，多个第一焊盘间隔排列形成内排焊盘组，多个第二焊盘间隔排列形成中排焊盘组，多个第三焊盘间隔排列形成外排焊盘组，内排焊盘组位于芯片的中心位置与中排焊盘组之间，中排焊盘组位于内排焊盘组和外排焊盘组之间，外排焊盘组位于中排焊盘组与芯片的边界之间。上述提升封装兼容性的芯片DRAM焊盘排布结构，兼容性强，无须增加封装成本，能够同时满足WB BGA封装和eLQFP等框架类封装的打线要求。 | ||
| 搜索关键词： | 提升 封装 兼容性 芯片 dram 排布 结构 | ||
【主权项】：
1.一种提升封装兼容性的芯片DRAM焊盘排布结构，其特征在于，芯片的DRAM焊盘包括多个第一焊盘、多个第二焊盘和多个第三焊盘，所述多个第一焊盘间隔排列形成内排焊盘组，所述多个第二焊盘间隔排列形成中排焊盘组，所述多个第三焊盘间隔排列形成外排焊盘组，所述内排焊盘组位于所述芯片的中心位置与所述中排焊盘组之间，所述中排焊盘组位于所述内排焊盘组和所述外排焊盘组之间，所述外排焊盘组位于所述中排焊盘组与所述芯片的边界之间；所述内排焊盘组包括DRAM电源焊盘和地信号焊盘，所述中排焊盘组包括DRAM的数据焊盘和控制信号焊盘，所述外排焊盘组包括与所述内排焊盘组相同的DRAM电源焊盘以及地信号焊盘；所述芯片DRAM焊盘排布结构用于WB BGA封装，或DRAM SIP框架类封装，或只有芯片的框架类封装。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海全志科技股份有限公司，未经珠海全志科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510564604.3/，转载请声明来源钻瓜专利网。
