[发明专利]三个负跨导放大器构成的大电感值、高Q值可调节有源电感

摘要

本发明提供了三个负跨导放大器构成的大电感值、高Q值可调节有源电感。第一电流源与第三负跨导放大器连接，并为第三负跨导放大器提供偏置电流，第二电流源与第一负跨导放大器连接，并为第一负跨导放大器提供偏置电流，第三电流源与第二负跨导放大器连接，并为第二负跨导放大器提供偏置电流。有源反馈电阻跨接在第一负跨导放大器与第三负跨导放大器之间，源极负反馈与第一负跨导放大器相连接。本发明实现大电感值和高Q值，采用源极负反馈，来扩展有源电感的带宽，采用有源反馈电阻，来进一步提高等效电感值和品质因子Q值。通过对三个电流源的控制电压和有源反馈电阻的控制电压的协同调节，实现有源电感的电感值和Q值的可调节。

主权项

三个负跨导放大器构成的大电感值、高Q值可调节有源电感，其特征在于，包括第一负跨导放大器，第二负跨导放大器，第三负跨导放大器，第一电流源，第二电流源，第三电流源，有源反馈电阻，源极负反馈；其中，第一负跨导放大器由第四NMOS晶体管(M4)构成，第二负跨导放大器由第五NMOS晶体管(M5)构成，第三负跨导放大器由第六PMOS晶体管(M6)构成，三个负跨导放大器首尾相接构成回转器结构，把第六PMOS晶体管(M6)栅极和源极之间的等效电容CGS6用做负载电容转换为等效电感；第一电流源由第一NMOS晶体管(M1)构成，为第六PMOS晶体管(M6)提供偏置电流，第二电流源由第二PMOS晶体管(M2)构成，为第四NMOS晶体管(M4)提供偏置电流，第三电流源由第三PMOS晶体管(M3)构成，为第五NMOS晶体管(M5)提供偏置电流，通过调节电流源晶体管的第一控制电压VBias1、第二控制电压VBias2与第三控制电压VBias3，实现对有源电感的等效电感值和品质因子Q值的可调节；有源反馈电阻由第七NMOS晶体管(M7)和第七无源电阻Rf并联构成，通过调节第七NMOS管控制电压VCtrl7，可实现对有源反馈电阻等效电阻值的调节，进而实现对有源电感的等效电感值和品质因子Q值的调节；源极负反馈由第八无源电阻R8和第八无源电容C8并联构成；其中，第四NMOS晶体管(M4)的栅极作为第一负跨导放大器的输入端，第四NMOS晶体管(M4)的漏极作为第一负跨导放大器的输出端，第五NMOS晶体管(M5)的栅极作为第二负跨导放大器的输入端，第五NMOS晶体管(M5)的漏极作为第二负跨导放大器的输出端，第六PMOS晶体管(M6)的栅极作为第三负跨导放大器的输入端，第六PMOS晶体管(M6)的漏极作为第三负跨导放大器的输出端，第一NMOS晶体管(M1)的漏极作为第一电流源的输入端，第二PMOS晶体管(M2)的漏极作为第二电流源的输入端，第三PMOS晶体管(M3)的漏极作为第三电流源的输入端，第七无源电阻Rf第一端作为有源反馈电阻输入端，第七无源电阻Rf第二端作为有源反馈电阻输出端，第八无源电阻R8的第一端作为源极负反馈的输入端；其中，第一NMOS晶体管(M1)的栅极与第一控制电压VBias1相连接，第一NMOS晶体管(M1)的源极与地相连接，第一NMOS晶体管(M1)的漏极同时与第六PMOS晶体管(M6)的漏极、第七无源电阻Rf第一端、第七NMOS晶体管(M7)漏极相连接；第二PMOS晶体管(M2)的栅极与第二控制电压VBias2相连接，第二PMOS晶体管(M2)的源极与电源相连接，第二PMOS晶体管(M2)的漏极同时与第四NMOS晶体管(M4)的漏极、第五NMOS晶体管(M5)的栅极相连接；第三PMOS晶体管(M3)的栅极与第三控制电压VBias3相连接，第三PMOS晶体管(M3)的源极与电源相连接，第三PMOS晶体管(M3)的漏极同时与第五NMOS晶体管(M5)的漏极、第六PMOS晶体管(M6)的栅极相连接；第四NMOS晶体管(M4)的栅极同时与第七无源电阻Rf第二端、第七NMOS晶体管(M7)源极相连接，第四NMOS晶体管(M4)的源极同时与第八无源电阻R8的第一端、第八无源电容C8第一端相连接；第五NMOS晶体管(M5)的源极与地相连接，第六PMOS晶体管(M6)的源极与电源相连接，第七NMOS晶体管(M7)栅极与第七控制电压VCtrl7相连接，第八无源电阻R8的第二端与第八无源电容C8第二端同时与地相连接。