[发明专利]一种像素单元电路及像素读出芯片

摘要

本发明实施例公开了一种像素单元电路及像素读出芯片，像素单元电路包括一电荷灵敏前置放大器，对像素的探测器信号进行低噪声放大；一甄别器，用于将进行低噪声放大后的探测信号同阈值进行比较，对有用信号进行甄别判断；一计数器链，包括N位计数器，对于根据甄别判断结果对有用信号进行计数统计，其中N为大于1的整数；一移位寄存器链，包括N位元寄存器，分别与所述计数器链连接，当帧刷新信号到来时，所述移位寄存器链将所述计数器链中的计数统计结果进行移位读出。本发明实施例的技术方案能降低读出死时间，提升芯片的帧刷新率指标。

主权项

一种像素单元电路，其特征在于，包括：一电荷灵敏前置放大器，对像素的探测器信号进行低噪声放大；一甄别器，用于将进行低噪声放大后的探测信号同阈值进行比较，对有用信号进行甄别判断；一计数器链，包括N位计数器，对于根据甄别判断结果对有用信号进行计数统计，其中N为大于1的整数；一移位寄存器链，包括N位寄存器，分别与所述计数器链的N位计数器连接，当帧刷新信号到来后，将所述计数器链的N位计数器中的计数数据锁存加载至所述移位寄存器链的N位寄存器中；一配置寄存器模组，与所述移位寄存器链连接；其中所述计数器与所述寄存器的N由目标帧刷新率Fr和像素单元的最高计数率水平M确定，N＞log2(M/Fr)；当帧刷新信号到来时，具体包括：当帧刷新信号在时钟上升沿到来时，所述甄别器与所述计数器链信号通路被屏蔽，以使所述计数器链中的上一帧的计数统计结果被封锁；从随后的时钟下降沿开始的第一个时钟周期内：所述配置寄存器模组变为透明锁存状态，所述移位寄存器链上的配置信息被刷新到所述配置寄存器模组中的各对应的配置寄存器，作为所述像素单元电路对应的像素单元的下一帧的工作状态定义；从所述时钟下降沿开始的第二个时钟周期内：被封锁的计数器链中的所述上一帧的计数统计结果被加载至所述移位寄存器链中；从所述时钟下降沿开始的第三个时钟周期内：所述计数器链的所述计数统计结果被清零，同时所述计数器链的封锁被解除。