[发明专利]阵列基板及其制备方法

摘要

本发明提供一种阵列基板及其制备方法。本发明的阵列基板的制备方法，将栅极与源漏极制作在同一金属层内，并将传统的整面型的公共电极层分割为两部分，其中一部分用作公共电极，另一部分用于实现栅极扫描信号输入，从而减少一道层间绝缘层制程，节省工艺制作成本；本发明的阵列基板，栅极与源漏极位于同一金属层内，栅极与源漏极之间不存在层间绝缘层，结构简化，从而降低了阵列基板的工艺制作成本。

主权项

一种阵列基板的制备方法，其特征在于，包括如下步骤：步骤1、提供一基板(11)，在所述基板(11)上依次形成遮光层(12)、缓冲层(13)，在所述缓冲层(13)上形成多晶硅层(14)，对所述多晶硅层(14)的两端进行N型离子注入，得到位于所述多晶硅层(14)两端的N型重掺杂区(141)、及位于两N型重掺杂区(141)之间的未掺杂区(145)，在所述多晶硅层(14)上沉积栅极绝缘层(15)；步骤2、在所述栅极绝缘层(15)上涂布光刻胶，利用半灰阶掩模板对该光刻胶进行曝光、显影，得到光阻层(50)，所述光阻层(50)上对应所述N型重掺杂区(141)上方设有通孔(51)，并且所述光阻层(50)上对应于所述未掺杂区(145)上方的厚度大于其它区域的厚度；步骤3、以光阻层(50)为遮蔽层，对所述栅极绝缘层(15)进行干法刻蚀，从而得到位于所述N型重掺杂区(141)上方的第一过孔(151)，对所述光阻层(50)进行氧气灰化处理，经氧气灰化处理后，剩余的光阻层(50)位于所述多晶硅层(14)的未掺杂区(145)的上方，且尺寸小于该未掺杂区(145)的尺寸；步骤4、以剩余的光阻层(50)为遮蔽层，对所述未掺杂区(145)的两端进行N型离子注入，在所述未掺杂区(145)的两端形成N型轻掺杂区(142)，定义两N型轻掺杂区(142)之间的未掺杂区域为沟道区(143)；去除光阻层(50)，在所述栅极绝缘层(15)上沉积形成金属层，图案化该金属层，得到栅极(16)、源极(17)、及漏极(18)，所述栅极(16)、源极(17)、及漏极(18)不相连，所述源极(17)、及漏极(18)分别通过第一过孔(151)与所述N型重掺杂区(141)相连接；步骤5、在所述栅极(16)、源极(17)、及漏极(18)上形成平坦层(19)，通过光刻制程在所述平坦层(19)上形成对应于所述栅极(16)上方的第二过孔(191)、以及对应于所述漏极(18)上方的第三过孔(192)；步骤6、在所述平坦层(19)上形成一ITO薄膜，图案化该ITO薄膜，得到公共电极(201)、及透明电极(202)，所述透明电极(202)通过第二过孔(191)与所述栅极(16)相连接，从而栅极扫描信号可以通过该透明电极(202)输入到栅极(16)上。