[发明专利]均匀减少氮化硅膜的特征内湿法蚀刻速率的方法和装置

摘要

本文公开了涉及均匀减少氮化硅膜的特征内湿法蚀刻速率的方法和装置，具体涉及用于沉积具有降低的湿法蚀刻速率的SiN膜的方法。该方法可以包括使包含Si的膜前体吸附到在处理室中的半导体衬底上，以形成前体的吸附受限层，然后从围绕被吸附的前体的体积中去除未吸附的前体。被吸附的前体可以随后通过将其暴露于包含含N离子和/或基团的等离子体进行反应，以在衬底上形成SiN膜层，然后可以通过将SiN膜层暴露于He等离子体使SiN膜层致密。然后可以重复前述步骤，以在衬底上形成另一致密的SiN膜层。本文还公开了采用前述技术用于在半导体衬底上沉积具有降低的湿法蚀刻速率的SiN膜的装置。

主权项

1.一种用于在处理室中的半导体衬底上沉积具有降低的湿法蚀刻速率的SiN膜的方法，所述方法包括：(a)使膜前体吸附到在处理室中的半导体衬底上，使得所述膜前体在所述衬底上形成吸附受限层，所述膜前体包含Si；(b)从围绕所吸附的所述膜前体的体积去除至少一些未吸附的膜前体；(c)在(b)中去除未吸附的膜前体之后，通过将所吸附的所述膜前体暴露于包含含N离子和/或自由基的等离子体使所吸附的所述膜前体反应以在所述衬底上形成SiN膜层；(e)通过将所述SiN膜层暴露于包含He的等离子体持续介于0.5和15秒之间使所述SiN膜层致密化，所述包含He的等离子体相对于所述衬底表面的功率密度为介于0.035和2.2W/cm2之间；以及(g)重复(a)、(b)、(c)和(e)，以在所述衬底上形成另一致密的SiN膜层，其中在(c)中所吸附的所述膜前体被暴露其中的包含含N离子和/或自由基的所述等离子体具有介于0.035和2.2W/cm2之间的功率密度，并且其中通过将所吸附的所述膜前体暴露于所述等离子体持续介于0.1和6秒之间在(c)中使所吸附的所述膜前体反应；以及其中所述包含He的等离子体在(e)中的功率密度与所述包含含N离子和/或自由基的所述等离子体在(c)中的功率密度的比率小于1。