[发明专利]一种用于跳频通信的锁相环快速锁定电路及其运行方法

摘要

本发明涉及一种用于跳频通信的锁相环快速锁定电路及其运行方法，参考时钟信号和分频器的反馈信号输入鉴频鉴相器，鉴频鉴相器输出产生充、放电电流，跳频信号经加速锁定电路产生脉宽分别为T、2T…xT…nT的n个控制信号Vs1、Vs2…Vsx…Vsn，调节可变带宽环路滤波器的电阻电容值，使滤波器带宽逐渐减小，使压控振荡器的控制电压Vc快速到达理想值，在有效减小压控振荡器的控制电压Vc上的纹波的同时，实现快速锁定，nT后，控制信号无效，带宽变为预设值，锁相环快速锁定电路最终稳定在窄带宽，保证了良好的相位噪声性能。

主权项

一种用于跳频通信的锁相环快速锁定电路，其特征在于，包括晶体振荡器、鉴频鉴相器、电荷泵、可变带宽环路滤波器、压控振荡器、分频器，所述鉴频鉴相器、所述电荷泵、所述可变带宽环路滤波器、所述压控振荡器及所述分频器依次连接形成环路，所述锁相环快速锁定电路还包括分别与所述可变带宽环路滤波器连接的n个加速锁定电路，n为整数，n的取值范围为2‑4；所述加速锁定电路包括第一反相器INV1、电阻R_delay、电容Cx_delay、第二反相器INV2、PMOS管P1、NMOS管N1、电阻Rs、第三反相器INV3，所述第一反相器INV1的输出端、所述电阻R_delay、所述第二反相器INV2的输入端依次连接，所述电阻R_delay与所述第二反相器INV2的线路之间连接所述电容Cx_delay的一端，所述电容Cx_delay的另一端接地，所述第二反相器INV2的输出端连接所述PMOS管P1的栅极，所述PMOS管P1的漏极连接所述NMOS管N1的漏极，所述PMOS管P1的源极连接电源，所述NMOS管N1的栅极连接所述第一反相器的输入端，所述NMOS管N1的源极分别连接所述电阻Rs的一端及所述第三反相器INV3的输入端，所述电阻Rs的另一端接地；所述n个加速锁定电路结构相同，电容Cx_delay的取值各不相同,Cx_delay＝τ/R_delay,n个加速锁定电路的τ取值分别为T、2T、…xT…nT；所述可变带宽环路滤波器包括：滤波器电阻R0及与所述滤波器电阻R0分别并联的ROx，x的取值为{1,2…x…n}，滤波器电容C0及与所述滤波器电容C0分别并联的C0x，滤波器电容C1及与所述滤波器电容C1分别并联的电容C1x；滤波器电阻R0一端接地，滤波器电阻R0的另一端连接滤波器电容C0的一端，滤波器电容C0的另一端连接滤波器电容C1的一端，滤波器电容C1的另一端接地；所述n个加速锁定电路同时接收跳频信号FHS，跳频信号FHS经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和所述电容Cx_delay，连接到所述PMOS管P1的栅极，此时，跳频信号FHS有了一定的延时，同时跳频信号FHS直接连接到所述NMOS管N1的栅极，所述PMOS管P1的漏极和所述NMOS管N1的漏极直接相连，在所述NMOS管N1的源极输出一组控制信号的反相信号Vs1_rev、Vs2_rev…Vsx_rev…Vsn_rev，控制信号的反相信号Vs1_rev、Vs2_rev…Vsx_rev…Vsn_rev经过所述第三反相器INV3分别产生控制信号Vs1、Vs2…Vsx…Vsn；所述n个加速锁定电路分别输出控制信号Vs1、Vs2…Vsx…Vsn，n个控制信号脉宽分别为T、2T…xT…nT，T为延迟时间；所述控制信号Vs1、Vs2…Vsx…Vsn分别控制RO1、RO2…ROx…R0n，所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C01、C02…C0x…C0n，所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C11、C12…C1x…C1n。