[发明专利]一种支持多任务并行的多核SoC架构设计方法有效
| 申请号： | 201510621521.3 | 申请日： | 2015-09-25 |
| 公开（公告）号： | CN105260164B | 公开（公告）日： | 2017-05-10 |
| 发明（设计）人： | 陶飞;邹孝付;张霖 | 申请（专利权）人： | 北京航空航天大学 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38;G06F15/16 |
| 代理公司： | 北京科迪生专利代理有限责任公司11251 | 代理人： | 杨学明,顾炜 |
| 地址： | 100191*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种支持多任务并行的多核SoC架构设计方法，该方法主要包括搭建MicroBlaze双核模块和ARM双核模块，并基于此设计基于多核多线程的多任务并行执行模块，同时基于FPGA设计硬件加速模块。本发明通过FPGA同时采集外部多路数据，然后将多路数据传输到不同核上并行执行，其中设计FPGA通过User‑IP与MicroBlaze双核交互、FPGA通过User‑IP和Linux驱动模块与ARM双核交互、MicroBlaze双核之间通过MailBox交互、ARM双核之间通过Cache交互、MicroBlaze双核与ARM双核之间通过OCM交互。本发明通过构建多核SoC架构，能够实现多任务在多核上的并行执行，极大地提升多任务的执行效率。 | ||
| 搜索关键词： | 一种 支持 任务 并行 多核 soc 架构 设计 方法 | ||
【主权项】：
一种支持多任务并行的多核SoC架构设计方法，其特征在于：该方法步骤如下：步骤(1)搭建MicroBlaze双核模块和ARM双核模块，并基于此设计基于多核多线程的多任务并行执行模块，同时基于FPGA设计硬件加速模块；步骤(2)利用FPGA同时采集外部多路数据：①在FPGA内部利用VHDL语言设计多个process模块；②在FPGA内部利用VHDL语言设计SPI、I2C、串口以及GPIO接口时序模块，并利用SPI、I2C、串口以及GPIO接口完成多路数据采集；③在FPGA内部利用VHDL语言完成多路数据的预处理；步骤(3)FPGA将多路数据传输到不同核上并行执行：①FPGA通过User‑IP与MicroBlaze双核交互；②FPGA通过User‑IP和Linux驱动模块与ARM双核交互；③MicroBlaze双核之间通过MailBox交互；④ARM双核之间通过Cache交互；⑤MicroBlaze双核与ARM双核之间通过OCM交互；步骤(4)ARM双核移植嵌入式Linux系统以便进行系统级编程；步骤(5)搭建的多核SoC架构通过HDMI、VGA、UART、USB以及Ethernet接口将多路结果并行传输至上位机中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京航空航天大学，未经北京航空航天大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510621521.3/，转载请声明来源钻瓜专利网。
