[发明专利]基于FPGA的DFI标准DDR3控制器有效
| 申请号： | 201510621732.7 | 申请日： | 2015-09-25 |
| 公开（公告）号： | CN105159853B | 公开（公告）日： | 2018-04-24 |
| 发明（设计）人： | 呙涛;黄亮;高齐;张宇 | 申请（专利权）人： | 中国船舶重工集团公司第七0九研究所 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G06F13/38 |
| 代理公司： | 武汉河山金堂专利事务所(普通合伙)42212 | 代理人： | 胡清堂 |
| 地址： | 430205 湖北省武汉市*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于FPGA的DFI标准DDR3控制器，其包括依次电连接的AXI接口模块、AXI控制器、周期性读取模块、协议控制器以及信号接口模块；AXI接口模块用于接收FPGA发送的用户逻辑，并将用户逻辑发送给AXI控制器；还用于接收AXI控制器转发的DDR3的内存数据，并将内存数据发送转发给FPGA；AXI控制器用于用户逻辑转化为AXI协议形式的数据，并将AXI协议形式的数据发送给周期性读取模块；还用于接收周期性读取模块发送的DDR3的内存数据，将DDR3的内存数据发送给AXI接口模块；周期性读取模块用于为DDR3物理层的动态校准提供周期性的数据选通数据DQS，还用于周期性地将AXI形式数据发送给协议控制器，周期性地将DDR3的内存数据发送给AXI控制器。 | ||
| 搜索关键词： | 基于 fpga dfi 标准 ddr3 控制器 | ||
【主权项】：
一种基于FPGA的DFI标准DDR3控制器，其特征在于，其包括AX I接口模块、AXI控制器、周期性读取模块、协议控制器以及信号接口模块，通过周期性读取模块和信号接口模块，辅助DDR3物理层完成动态校准过程，将DFI协议信号转成FPGA物理层信号；AXI接口模块、AXI控制器、周期性读取模块、协议控制器以及信号接口模块依次电连接；AXI接口模块用于接收FPGA发送的用户逻辑，并将用户逻辑发送给AXI控制器；还用于接收AXI控制器转发的DDR3的内存数据，并将内存数据发送转发给FPGA；AXI控制器用于用户逻辑转化为AXI协议形式的数据，并将AXI协议形式的数据发送给周期性读取模块；还用于接收周期性读取模块发送的DDR3的内存数据，将DDR3的内存数据发送给AXI接口模块；周期性读取模块用于为DDR3物理层的动态校准提供周期性的数据选通数据DQS，包含读请求队列、写请求队列和周期性读状态机，当周期性读取的时刻到达时，周期性读取模块通过判断读请求队列的状态来决定是否发起读请求命令，如果队列为空，则将读请求命令加入读请求队列中，如果队列不为空，则周期性读取模块为空闲状态；协议控制器用于将AXI协议形式的数据转化为DFI协议形式的数据，并将DFI协议形式的数据转发给信号接口模块；还用于接收信号接口模块发送的DDR3的内存数据，并将DDR3的内存数据发送给周期性读取模块；信号接口模块将从协议控制器处接收的DFI协议形式的数据转发给D DR3物理层，还用于将从DDR3物理层处接收的内存数据转发给协议控制器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国船舶重工集团公司第七0九研究所，未经中国船舶重工集团公司第七0九研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510621732.7/，转载请声明来源钻瓜专利网。
